FPGA常见问题社区-FPGA常见问题版块-FPGA CPLD-ChipDebug

FPGA常见问题-ChipDebug
分享
FPGA CPLD

FPGA常见问题

帖子 615互动 476关注 64
FPGA常见问题，如仿真，时序，设计思路等。
FPGA常见问题-ChipDebug
chipdebug的头像-ChipDebuginner的头像-ChipDebug2名版主发布

评分
1分享
1
1分享
评分
1分享
该帖子内容已隐藏，请评论后查看

登录后继续评论

评分
2分享
评分
1分享
评分
2分享
评分
1分享
评分
1分享
评分
1分享
评分
1分享
评分
1分享
评分
2分享
评分
5分享
评分
1分享
评分
1分享
评分
1分享
3
1分享
评分
1分享
评分
1分享
该帖子内容已隐藏，请评论后查看

登录后继续评论

评分
回复分享
评分
3分享
0
2分享
评分
1分享
评分
4分享
评分
2分享
评分
2分享
module counter(DIN,CLK,CLR,ENABLE,UPCNTCTRL,DOWNCNTCTRL,COUT,R,P);input CLK,CLR,ENABLE,UPCNTCTRL,DOWNCNTCTRL;input [7:0]DIN;output [7:0]COUT;output R,P;reg [7:0]COUT;reg R,P;always @(posedge CLK or CLR or ENABLE)begin if(CLR)begin COUT=0;P=...
热门评论
chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV4-ChipDebug超级版主3
后面注意代码格式化输出才方便别人看，向别人提问时自己都不愿意花时间整理一下问题，别人又怎么会愿意花时间回答你的问题？
4
1分享
评分
1分享
评分
1分享
该帖子内容已隐藏，请评论后查看

登录后继续评论

评分
2分享
1234…21跳转

分享
FPGA常见问题-ChipDebug

FPGA常见问题

FPGA常见问题，如仿真，时序，设计思路等。
发布
帖子
615
互动
476
阅读
8.8W+
搜索
开启精彩搜索

最新的帖子

在手机上浏览此页面