首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Zynq-7000 SoC,哪里可以找到ScanDisk eMMC上拉推荐?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
LogiCORE IP视频IP FEC接收器(VoIP FEC Rx) – 如何检测FEC数据是否与视频数据一起发送?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Vivado UltraScale部分重新配置 – SNAPPING_MODE属性未显示在可重新配置模块(RM)pblock的“属性”窗口中
1
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
ISE约束 – 如何参考另一个时间规格加上相位差来定义输入时钟的相应周期约束时,如何计算OFFSET IN中的偏移值?
1
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Vivado UltraScale部分重配置 – 为什么在对可重新配置的分区进行布局规划时,不能在GUI中选择/取消选择BUFGCE / MMCMLattice范围类型?
1
xilinx_wiki
6年前发布
35
0
0
xilinx_wiki
如何使用Vivado从FPGA读取器件-DNA?
1
xilinx_wiki
6年前发布
196
0
0
xilinx_wiki
Vivado – 接收错误“[放置30-73]寄存器'IO1_I_REG'的约束无效。它具有属性IOB = TRUE,但不由任何IO元件驱动或驱动。”
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
2016.1 Vivado – 使用-noclean选项重置运行后,再次运行实现时不会创建新运行
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
SDK – “指定的硬件服务器上没有运行”
2
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
客户服务 – 我如何获得与培训学分相关的信息
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
Vivado – 当我试图打开一个项目时,我看到:ERROR:[Project 1-547]无法启动tcl proc!
1
xilinx_wiki
6年前发布
73
0
0
xilinx_wiki
Zynq-7000 SoC:在安全模式下启动,如何启用JTAG?
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
2014.2部分重配置 – 时钟利用率报告不报告部分重配置(PR)区域中的保留时钟
2
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Vivado实现 – phys_opt_design在时钟网络上串行插入几个BUFG
xilinx_wiki
6年前发布
181
0
0
xilinx_wiki
2017.1 Vivado UltraScale部分重配置 – 在同一时钟区域使用带有CONFIG块的GT的可重配置分区导致DRC错误“HDPR-55”
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
2014.4.1 – Vivado部分重配置 – 7系列的SNAPPING_MODE ROUTING允许在中心时钟列周围发生违规
2
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Vivado部分重新配置 – 可以使用另一个分层流属性设置可重新配置的单元吗?
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
2014.4.1 Vivado部分重配置 – 我可以使用直接路径连接两个可重新配置的分区(RP)吗?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Vivado部分重配置 – Vivado如何处理可重配置分区(RP)中的路由直通路径
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
实现期间不可用'current_fileset'属性'generic'
xilinx_wiki
6年前发布
26
0
0
xilinx_wiki
2014.4.1 Vivado部分重配置 – 我是否可以使用SNAPPING_MODE防止在7系列SSI器件中跨SLR边界放置可重配置pblock
1
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
2014.4.1 Vivado部分重配置 – 可重配置模块支持静态逻辑的无负载时钟
3
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
AXI Chip2Chip v4.2 – 如何使用axi_c2c_m2s_intr_ *和axi_c2c_s2m_intr_ *信号?
xilinx_wiki
6年前发布
64
0
0
xilinx_wiki
2014.4.4 – Vivado UltraScale部分重配置 – 在可重配置模块中使用SYSMON时,是否可以保留配置端口
1
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
Petalinux 2014.4 – Linux内核无法启动Zynq PS UART和AXI UART-16500
xilinx_wiki
6年前发布
87
0
0
xilinx_wiki
Vivado约束 – 常见问题和create_clock约束的常见问题
xilinx_wiki
6年前发布
182
0
0
xilinx_wiki
Vivado Simulator不编译模块,即使它包含在项目中并标记为在仿真中使用
xilinx_wiki
6年前发布
71
0
0
xilinx_wiki
Vivado约束 – 如何约束千兆位收发器输出时钟?
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
嵌入式Linux – flashcp命令在写入大于16MiB的映像时失败
xilinx_wiki
6年前发布
238
0
0
xilinx_wiki
Vivado综合 – 如何调试多驱动网络“严重警告:[Synth 8-3352]”?
xilinx_wiki
6年前发布
49
0
0
上一页
1
…
109
110
111
112
113
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则