首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado IP Integrator – 严重警告:[BD 41-1660]复位引脚/ axi_interconnect_0 / S00_ARESETN(相关时钟/ axi_interconnect_0 / S00_ACLK)连接到异步复位源/ ARESETN。这可以防止设计满足时间要求
xilinx_wiki
7年前发布
85
0
0
xilinx_wiki
2015.1 SDK:调试器无法到达MicroBlaze C ++程序中的Catch块
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
在下载或许可证安装之前收到错误。
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
如何组合产品许可证帐户
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
许可 – 如果管理员离开公司,如何添加到权利帐户?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Vivado Simulator是否支持跟踪VHDL变量?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
JESD204 PHY v1.0 – TX_RESET_GT和RX_RESET_GT影响7系列FPGA的Tx和Rx SERDES
xilinx_wiki
2年前回复
28
1
0
xilinx_wiki
Vivado Timing Closure – 解决Vivado中出现的时序问题的建议
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
Vivado 2014.4 – 串行IO调试 – IBERT UltraScale中的错误报告不足
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Vivado SDK – SDK终端仿真器不处理VT100转义序列
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC:未经验证的NAND支持指南
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
Vivado – Vivado项目文件(.xpr)不是使用组读取和写入预先创建的
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Vivado部分重配置 – 可重配置分区(RP)可以实现为黑盒吗?
1
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Xilinx仿真解决方案中心 – 设计助手 – 第三方仿真器 – Modelsim / Questasim
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
JESD204 v6.1(PG066)产品指南 – 表2-14和表2-15包含拼写错误
2
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
MIG 7系列 – LPDDR2 – -1Q Artix器件的MAX数据速率不正确
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Vivado IP流程 – 如何在Vivado中打开IP核的精心设计?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
2015.1 / 2015.2 – SVF播放可能会失败,具体取决于所使用的电缆或操作系统
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
SDK – XSDB中的内存访问失败,错误“无效地址 – 它可以挂起PS互连”
xilinx_wiki
7年前发布
40
0
0
xilinx_wiki
2015.1 Vivado UltraScale部分重配置 – 静态区域中的BUFG能否驱动可重配置模块中的BUFG负载
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Vivado仿真器 – 了解波形数据库文件(WDB)和波形配置文件(WCFG)
xilinx_wiki
7年前发布
170
0
0
xilinx_wiki
LogiCORE IP SMPTE UHD-SDI – 如何在带有-3硅的KC705上将MGTAVCC调整为1.05V,以支持12G-SDI?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Zynq-7000 SoC:使用大于16MB闪存时的QSPI复位示例
1
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
同步变速箱正常(非CAUI)用于128位结构接口(64位内部)UltraScale GTY
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Vivado综合 – 当应用于HDL中的净信号时,ASYNC_REG未应用于寄存器
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Vivado综合 – 当“等待”用于时钟时,不推断RAM
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Vivado综合 – defparam中使用的分层名称导致“ERROR:[Synth 8-27]复杂的defparam不受支持”
1
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Vivado综合 – 在XDC中仅应用于宽总线的一位的MAX_FANOUT被注释到其他位
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Vivado综合 – 在RTL中使用自定义属性的问题
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Vivado综合 – 关键警告:[Netlist 29-180]单元'FDCPE'不是virtexu部分支持的原语
xilinx_wiki
7年前发布
148
0
0
上一页
1
…
108
109
110
111
112
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则