首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
JESD204 – 在JESD示例设计测试平台中使用了什么仿真时间刻度?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
我的UltraScale GTY线路速率违反了数据手册表58中的最小值
1
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
MIG 7系列 – 在Windows 8.1中使用“读取XDC / UCF”选项时崩溃
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
2014.x Vivado IP Packager – 打包自定义IP时,端口类型“缓冲区”未在VHDL中作为顶级端口处理
2
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
JESD204 v6.0 – Rx链接错误状态自动清除问题
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
Vivado部分重配置 – 部分重配置(PR)解决方案中使用了哪些类型的比特流?
xilinx_wiki
6年前发布
130
0
0
xilinx_wiki
Vivado – 如何查看我的设计中是否有门控时钟?
xilinx_wiki
6年前发布
61
0
0
xilinx_wiki
Vivado – report_compile_order -missing_instances不适用于源管理模式“DisplayOnly”或“None”
1
xilinx_wiki
6年前发布
39
0
0
xilinx_wiki
Vivado 2014.4 – 逻辑调试 – boot_hw_device后的CseXsdb_getRegisters错误[lindex [get_hw_devices 0]
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
2014.4 Vivado放置 – 在2014.2中使用SSI_SpreadSLLs指令的设计在以后的版本中不再有效。
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
ISE – ISIM – 自然/正/整数类型不支持更改RADIX
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
Vivado – LUT利用率在report_utilization和Find结果之间不匹配
2
xilinx_wiki
6年前发布
33
0
0
xilinx_wiki
CoolRunner-II – 当Vccint上电但Vcco没有时,I / O的状态是什么?
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
Vivado部分重配置 – 紧急警告:[Drc 23-20]规则违规(HDPR-51)违反时钟网络规则
xilinx_wiki
6年前发布
38
0
0
xilinx_wiki
2013.3 / 14.7 – Zynq FSBL – 使用MD5进行后备图像偏移处理的问题
xilinx_wiki
6年前发布
58
0
0
xilinx_wiki
Xilinx如何支持meta-xilinx Yocto层?
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
FMC XM105 UG537(v1.3) – 表1-1列出了Xilinx FMC支持的电路板,而不是表1-3
xilinx_wiki
6年前发布
45
0
0
xilinx_wiki
Vivado 2014.4 – IBERT – 项目和非项目模式的数据推/拉持久性
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Vivado IP Integrator – 严重警告:[BD 41-1660]复位引脚/ axi_interconnect_0 / S00_ARESETN(相关时钟/ axi_interconnect_0 / S00_ACLK)连接到异步复位源/ ARESETN。这可以防止设计满足时间要求
xilinx_wiki
6年前发布
54
0
0
xilinx_wiki
2015.1 SDK:调试器无法到达MicroBlaze C ++程序中的Catch块
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
在下载或许可证安装之前收到错误。
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
如何组合产品许可证帐户
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
许可 – 如果管理员离开公司,如何添加到权利帐户?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Vivado Simulator是否支持跟踪VHDL变量?
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
JESD204 PHY v1.0 – TX_RESET_GT和RX_RESET_GT影响7系列FPGA的Tx和Rx SERDES
xilinx_wiki
1年前回复
28
1
0
xilinx_wiki
Vivado Timing Closure – 解决Vivado中出现的时序问题的建议
xilinx_wiki
6年前发布
41
0
0
xilinx_wiki
Vivado 2014.4 – 串行IO调试 – IBERT UltraScale中的错误报告不足
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Vivado SDK – SDK终端仿真器不处理VT100转义序列
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC:未经验证的NAND支持指南
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
Vivado – Vivado项目文件(.xpr)不是使用组读取和写入预先创建的
xilinx_wiki
6年前发布
13
0
0
上一页
1
…
107
108
109
110
111
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则