首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 439
关注 128
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
MIG UltraScale – DDR4 / DDR3 – 如果在0x8地址边界上没有发生存储器访问,则可能会出现读取数据错误
xilinx_wiki
7年前发布
54
0
0
xilinx_wiki
Vivado – 当我从Xilinx信息中心(XiC)管理安装部分启动Vivado安装程序时,似乎没有任何事情发生
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
我可以通过提高仿真器分辨率来加速仿真运行吗?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
SDSoC – sdscc / sds ++命令行限制
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
MicroBlaze – 如何在正常运行期间重置MicroBlaze并完成所有未完成的交易?
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
2015.2 – Petalinux – 如何在Petalinux中使用其他tcf-agent版本
1
xilinx_wiki
7年前发布
110
0
0
xilinx_wiki
SEM IP – LFA针对Virtex-6,7系列和Zynq-7000器件进行错误注入的有效地址范围是多少?
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
MIG 7系列 – 自定义会导致Windows 7中的分段违规
2
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
软错误缓解PG036部分更新:S6 SEM v3.4及更高版本的Spartan-6可靠性评估样本
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
串行RapidIO gen2 v4.0 – 使用LPM属性但rxlpmen设置为'0'
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
2015.2 SDSoC – 如何进行HLS样式C仿真
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
GTH收发器参考时钟输入端禁用时钟的终端方案
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Vivado 2015.x – 错误:[放置30-499]多列形状放置失败
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
Vivado 2015.4 – AXI互连是否支持更改仲裁优先级?
xilinx_wiki
7年前发布
144
0
0
xilinx_wiki
Xilinx是否支持第三方QEMU版本?
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
Vivado综合 – 自下而上的OOC流不支持参数化实例化
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
JESD204 v6.2 – 在使用寄存器中修改通道时,Rx内核输出0s
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MicroBlaze:以十六进制打印浮动值
xilinx_wiki
7年前发布
148
0
0
xilinx_wiki
Vivado DRC – 违反PLCK-12的DRC消息未指定导致违规的对象。
1
xilinx_wiki
7年前发布
52
0
0
xilinx_wiki
LogiCORE IP视频处理子系统v1.0 – 示例设计无法满足IP内部的时序
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Vivado Synthesis是否支持VHDL中的全局信号? (在包装中声明的信号)
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
HDMI发送器(TX)子系统 – Vivado 2015.4工具及更高版本的发行说明和已知问题
xilinx_wiki
7年前发布
46
0
0
xilinx_wiki
XCKU095 Banks – Quad 224坐标
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
设计咨询 – 系统监视器和PCI Express:I2C_SDA,I2C_SCL,PERSTN0或PERSTN1 I / O引脚的引脚电压电平低于预期
xilinx_wiki
7年前发布
44
0
0
xilinx_wiki
Altera到Xilinx存储器初始化文件(HEX到COE)转换
8
xilinx_wiki
7年前发布
166
0
0
xilinx_wiki
LogiCORE IP JESD204 PHY v3.0 – 核心无法为某些配置生成具有正确设置的UltraScale收发器
1
xilinx_wiki
11个月前回复
38
2
0
xilinx_wiki
route_design -nets / -physical_nets / -pin不会创建最佳路由
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
v2.0 – I2C – 如何处理多主I2C系统的总线忙信号?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Vivado – 在综合过程完成且没有错误后,Vivado GUI显示“综合失败”。
xilinx_wiki
3年前回复
183
1
0
xilinx_wiki
Vivado IP流 – 我可以获得有关report_ip_status正在做什么的调试信息吗?
xilinx_wiki
7年前发布
32
0
0
上一页
1
…
114
115
116
117
118
…
368
下一页
跳转
128人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
439
阅读
25.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则