首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 472
关注 140
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
XCKU095 Banks – Quad 224坐标
xilinx_wiki
8年前发布
27
0
0
xilinx_wiki
设计咨询 – 系统监视器和PCI Express:I2C_SDA,I2C_SCL,PERSTN0或PERSTN1 I / O引脚的引脚电压电平低于预期
xilinx_wiki
8年前发布
54
0
0
xilinx_wiki
Altera到Xilinx存储器初始化文件(HEX到COE)转换
8
xilinx_wiki
8年前发布
181
0
0
xilinx_wiki
LogiCORE IP JESD204 PHY v3.0 – 核心无法为某些配置生成具有正确设置的UltraScale收发器
1
xilinx_wiki
2年前回复
40
2
0
xilinx_wiki
route_design -nets / -physical_nets / -pin不会创建最佳路由
xilinx_wiki
8年前发布
8
0
0
xilinx_wiki
v2.0 – I2C – 如何处理多主I2C系统的总线忙信号?
xilinx_wiki
8年前发布
21
0
0
xilinx_wiki
Vivado – 在综合过程完成且没有错误后,Vivado GUI显示“综合失败”。
xilinx_wiki
4年前回复
185
1
0
xilinx_wiki
Vivado IP流 – 我可以获得有关report_ip_status正在做什么的调试信息吗?
xilinx_wiki
8年前发布
35
0
0
xilinx_wiki
IP JESD204 – 延迟计算核对表
xilinx_wiki
8年前发布
14
0
0
xilinx_wiki
ADS – 使用UltraScale GTY的IBIS-AMI模型的示例仿真项目
xilinx_wiki
8年前发布
96
0
0
xilinx_wiki
Zynq-7000 SoC – 可能在其主控配置模式下的SPI控制器MISO线上观察到毛刺
xilinx_wiki
8年前发布
19
0
0
xilinx_wiki
安装 – 如何找出在Linux中运行Vivado工具所需的库?
xilinx_wiki
8年前发布
110
0
0
xilinx_wiki
构建SDSoC项目时,SDSoC – / bin / sh:sdscc:命令未找到错误
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
VCS MX – 尝试使用vhdlan编译FIFO Generator v13.0时失败:“出于安全原因,实际的错误消息已被禁止。请联系此文件的供应商以解决此问题”
xilinx_wiki
8年前发布
147
0
0
xilinx_wiki
SDSoC – SDSoC 2015.4 – 发行说明和已知问题
xilinx_wiki
8年前发布
40
0
0
xilinx_wiki
SDSoC – 支持SDSoC事件跟踪
xilinx_wiki
8年前发布
9
0
0
xilinx_wiki
SDSoc – 独立应用程序无法写入SD卡上的文件系统
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
SDSoC 2015.2.1 – 错误:[SDSoC 0-0]硬件功能'xxxx'BRAM资源要求(219)超出平台'zc702'资源容量(140)
1
xilinx_wiki
8年前发布
38
0
0
xilinx_wiki
2015.4 SDSoC – 使用PetaLinux构建引导文件覆盖配置文件
xilinx_wiki
8年前发布
12
0
0
xilinx_wiki
HDMI TX Subsystem v1.0 – 为什么我在2声道和8声道模式下都会看到音频映射的问题?
xilinx_wiki
8年前发布
18
0
0
xilinx_wiki
Vivado综合 – 在时钟进程语句中使用带有inouts的过程会导致逻辑被忽略
xilinx_wiki
8年前发布
8
0
0
xilinx_wiki
UltraScale GTY收发器:TX和RX延迟值
xilinx_wiki
8年前发布
55
0
0
xilinx_wiki
仿真库 – 如何为Beta / UltraScale +器件编译仿真库?
xilinx_wiki
8年前发布
16
0
0
xilinx_wiki
JESD204解决方案中心 – 设计助手 – 常规调试技巧
xilinx_wiki
8年前发布
47
0
0
xilinx_wiki
Vivado – 如何手动调整place_design时钟平面图
1
xilinx_wiki
8年前发布
56
0
0
xilinx_wiki
SDSoC – 在目标上运行检测代码后,Linux目标应用程序的性能评估无法生成报告文件
xilinx_wiki
8年前发布
36
0
0
xilinx_wiki
SDSoC – 从先前版本的工具导入的项目的性能评估不起作用
xilinx_wiki
8年前发布
11
0
0
xilinx_wiki
DSP48E2 Slice – 一个Verilog示例,用于在单个DSP48E2中推断出三个48位输入加法器
xilinx_wiki
8年前发布
58
0
0
xilinx_wiki
LogiCORE IP视频处理子系统v1.0 – 颜色空间映射的澄清
xilinx_wiki
8年前发布
20
0
0
xilinx_wiki
Vivado – Linux操作系统 – Digilent和Xilinx USB电缆安装检查
xilinx_wiki
8年前发布
32
0
0
上一页
1
…
115
116
117
118
119
…
368
下一页
跳转
140人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
472
阅读
29.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则