首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 427
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1iFloorplanner-Floorplanner报告许多“实例”X“有两个以上的区域范围约束”警告消息打开之前
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORIP IP SPI4.2(POS- PHY L4)-仿真导致TDAT和TCtl故障
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICOR-SIP-4.2(POSS-PHY L4)——用NC Verilog或VCS仿真PL4内核导致不一致行为
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i速度文件,ViTEX II -速度文件已更新到V1.113(2002年9月)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i速度文件-从TMUX到T输出的延迟路径是错误的
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i ViTEX II映射-映射在“覆盖”阶段崩溃
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i速度文件,ViTEXI/VIETEX II差分对不匹配时序
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i速度文件-对于ViTEX II PRO器件,MGT的最大脉冲宽度应该是多少?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i速度文件-是SpartanIIE的最小时间可用吗?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
5.1i步长-区域约束包含在选择区域约束时选择的离散逻辑。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
包装:我可以在哪里得到RMA零件拆卸的说明?我在哪里可以得到我的板的返工指令?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1ISP1影响-当VTETEX II或VIETEX II PRO器件通过JTAG重新Program时,意外行为发生
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61i CPLD寄存器在定时仿真中不切换
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i在VordNeX-Pro设计上检查“显示差动销对”导致崩溃/堆芯
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i步长-如果关闭设计层次结构视图窗口,则无法创建I/O组
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
5.1i步速-未从UCF文件中读取全局时钟缓冲区约束
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
5.1i核心生成器-网络核心(PL3,PL4,FLASBUS 4)兼容ISE 5.1i软件?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogICORSPI4.2(POSSPHY L4)V5.0是与ISE 5.1i工具兼容的PL4 V5.0内核?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2.03i项目导航器——我可以向项目中的工作级别添加一个库吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i XPOWER—一个用于BUFGCE的VCD文件条目不传播到XPOWER
xilinx_wiki
7年前发布
26
0
0
xilinx_wiki
5.1i CPLDFIT、XC2C84-引脚输出已更改为XC2C34(所有包)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i ECS-CAN模式引脚和其他配置引脚可用于XC4000设计?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i DATA2BRAM——由BITGEN生成的“Y.BD.BMM”文件不正确
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VIETEX II PROKETIO -多点,多点,或总线PCB拓扑支持?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1IXPOWER XPUT在简化中文Windows 2000上显示不可识别字符
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
Simul化7 .x“错误:GLT -BrfCLK或GRT符号的BrfCLK2引脚”StaseSnNeX“不能连接到常量”。
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
5.1i ISE -使用“自动生成文件”选项在影响原因“错误:影响:909 – StutSub模式是需要在此操作之前。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i安装,Solaris——当我试图在Solaris机器上运行任何Xilinx应用程序时,会报告致命错误,例如“LD。SO 1致命:LBCRUN,SO 1”。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
VelTEXⅡ-数据表缺少CLB算术切换特性
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
在项目导航器“转录”窗口中字体大小太大
xilinx_wiki
7年前发布
3
0
0
上一页
1
…
159
160
161
162
163
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
427
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则