首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.1i xST-“FATALLUBEXCEL:XST:Posiabase/Extuts/PurthMeal.H:126:1.13/InnalAlxError:XST:CMAN.C:3181:1.89.”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
错误:HDL编译器:42。V线XX。非法左手的程序连续分配。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i xST-同步乘法器不为VIETEX II PRO器件推断
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2ISP3的影响- SelectMAP验证使用MulnLink电缆失败的错误:有xxx的差异…验证失败
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i xST -“错误:HDL分析器:3281 -C/:Top.VHD线α”。ActhNeN名字不是库工作中的EntNeX的体系结构体。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i IS-MGLS许可错误:
):当列奥纳多级2许可证通过ISE时,没有报告此特性的服务器(-3121)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
2.2用于DSP -FFT演示的系统生成器需要对FFT输出的归一化进行正确的重新缩放
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i,DCM向导-当DCM输出同时驱动BUFG/BUFGMUX和本地路由/低线时,错误的VHDL被写入
1
xilinx_wiki
7年前发布
54
0
0
xilinx_wiki
从包中的函数定义中意外地删除了5.1i xST逻辑
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i SimPROS-在后翻译仿真中,FDDCPE输出出现故障。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
SpartanII/II-三重DES数据安全可以在SpartanII或SpartanIIE器件家族中实现吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogiRoSIP4.2(POSPHY L4)V5.0-“错误:MAPLIB:32…”当我用PL4内核运行MAP时报告
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i ISX-保持和迁移XC400 0E/XL/XLA和Spartan/-XL设计(XC4000支持)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i安装-在“StEnsiv.BAT”之后运行用于PC网络客户端安装,程序组和注册表未设置
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogiCOR-SIP-4.2(POSS-PHYL4)-PL4核芯与动态对准不能激活相位对齐完成,不同步,或报告DIP-4错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
核心发生器千兆以太网MAC MAC 2.1 – UCF文件必须修改为核心的GMII配置时,它的目标是ViTEX II PRO器件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1IXST-“FATALLUBEATION:HDLPARSIES:VHPNAMEST.C:622:$ ID:VHPNAMEST.C,V 1.27 2002 / 04 /04 18:27 :59 WeILN EXP$:200……”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
5.1i时序分析器-时序分析器没有报告A的正确FF名称:从约束到约束
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7.1i CPLD CoolRunner II、Pi2UCF-CONFIG VREF语句未写入用户约束文件(UCF)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogiCOR-SIP-4.2(POSS-PHY L4)——利用动态对准仿真PL4核
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i影响-如果擦除过程不工作,STAPL文件会导致整数溢出。
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
61iFloorplanner- IOB-DFF和DIF-BUFG的网络互连(RubBeNe/RestSNEST)不显示在Floorplanner窗口中
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2IXST-XST错误地比较符号常量并生成不正确的逻辑。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORSPI 4.2(POS PHY L4)生成具有指定COE文件的PL4内核导致挂起或“错误:定制参数规则检查失败”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICORL PCI—GCK引脚用于不必要的信号
xilinx_wiki
7年前发布
49
0
0
xilinx_wiki
5.1i核心生成器-错误:“初始化系数基数的不正确系数- 015,不等于抽头数的系数”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i bSDLANNO -输出“安全”值的错误处理引起ExExt(高电流绘制)中的争用
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1ISP1 NGDANNO -“错误:ANNO:252错误发生在BRAM的更新过程的关闭过程中。“XXX”的拆解失败了。找不到设计单元。
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
影响4.2I/5.2i -我如何访问“.bin”输出格式文件?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
当TAP被移动到暂停IR状态时,ViTEXI/PROJTAGEAGECTION捕获位是不正确的
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
161
162
163
164
165
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则