首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 431
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
VIETEX II PROKEYTIO——如果8B/10B解码被禁用,推荐什么编码方案?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
VelTEX II ROCKETIO -频率偏移(指定在ppm,或百万分之几)和抖动(以秒指定)看起来非常相似。这两者有什么区别?
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
VIETEX II PROKECTIO -是否有可能利用单一CDR单元多个通道结合在一起?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX II ro ROKYTIO -包装(即,线键合或倒装芯片)引入速度限制?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX II PROKEYTO -内部交流耦合可用吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i安装-设计管理器在网络安装后不会在客户端机器上启动
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61I HDL BeNeCHER——我只能将值分配给总线的单个位,而不是整个总线。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
核心生成器-是否有一个可用核心生成器软件提供的免费IP核的列表?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
平行电缆IV——平行电缆IV电缆可以延长的最大长度是多少?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
系统ACE CF——我在哪里可以找到这个器件的BSDL文件?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2ISP3的影响,系统ACE CF链初始化失败,一个错误报告:“BSDList.C:91:1.4.4.8-文件不存在……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
系统ACE MPM更新,4.2I/5.1I/5.2i影响-擦除或验证失败时,我试图Program系统ACE MPM闪存
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
ViTEX II SPICE模型-我如何解释最坏的,典型的,最好的情况下,在我的仿真?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i CPLD TaGEng-一个周期约束无法分析负边沿触发寄存器
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ISE能将基础ALDEC设计转换成ISE吗?如果是这样,这是怎么做到的?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
XST -“警告:XST:1306 -从未分配过的”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
项目导航器-为什么我不能在项目中的VHDL包文件上执行操作?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.1ISIS-SpuliTyp在Windows XP上的项目导航器上运行时报告内部错误(@ E:内部错误)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
并联电缆IV——并联电缆IV的阻抗和最大直流输出电流是多少?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i核心生成器-为什么当创建COE文件时内存编辑器不能设置最后一个地址?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i NGDNNO -“警告:28 -这。NCD没有完全路由”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2IXST-在“删除执行数据”过程中在ISE中删除约束(.cST)文件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MinBLaZe-当我在Windows XP下运行MDK时,类似于“不能为CygWin的堆(0x243)在子、CygHEAP、Win32错误487”中保留空间的错误被报告。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX II PROKEYTO -什么是断电信号应该断言的最短时间?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i定时分析器/Trace-分析用户定义的端点报告先前定义的端点
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i ViTEX II PRO,PAR – PAR崩溃在第一个放置通道,并报告算术异常核心转储
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
DSP V2.2系统生成器不支持DSP-Matlab R12 2.3系统生成器
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
当在Floorplanner中保存UCF时,移除了5.1I-STEP PIN Bank约束。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
XC4000/E/XL/XLA-XAPP017-当程序引脚被脉冲时,XC4000 JTAG逻辑(TAP)发生了什么?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
当我使用“函数”生成器选择的“查找”命令时,找不到5.1i Floorplanner。
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
168
169
170
171
172
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
431
阅读
25.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则