首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
ViTeX II ro ROKYTIO——BrfCLK和RXRCLK能驱动FPGA内部逻辑吗?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
当我选择编辑首选项>逻辑时,工具提示不适用于日语资源文件。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICOR-SIP-4.2(POSS-PHY L4)——误差和控制信号的描述
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ViTEX II包装- NC(无连接)意味着什么?我能用这些垫子吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i xST-StutupVixTex2不重置所有触发器在我的设计中
xilinx_wiki
7年前发布
85
0
0
xilinx_wiki
5.1i时序分析器-在自动生成约束中列出失败路径的报告错误地显示所有路径
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
LogICOR十千兆位以太网MAC V2.0 -管理不锁定主机信号“DATAYWR”、“OP”和“MILM”地址
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1ISP1DCM向导-选择全局缓冲区的“本地路由”不会导致时钟信号被带到实体端口。
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
4.2ISP2,PAR -“FATALOLIGROUL:实用工具:UtilArray .C:216:1.3-排序产生未排序列表……”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
81iSpartanIIA-错误的DLL连接的DRC检查导致无效错误(错误:布局:110)
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
VIETEX II PROKEYTIO -有可能在多个ViTEX II PRO芯片上进行通道键合吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i影响-添加第三方(非Xilinx)BSDL文件导致Dr.Watson访问违规
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
RigiLog-RAPIDIO是RAPIDIO核心可用的评估模型?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
CQFP-CB包:引线的组成是什么?
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
7.1i ViTEXII PROMAP -IOBUFDS没有定义的I/O标准使用不正确的默认值,并以“错误:包:1107…”失败。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.2ISP3 ViTEX II ES,BITGEN -“警告:BITGEN -设置BITGE-G安全性:Leal2将最小化比特流的大小。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i安装,Linux /Wine-我如何工作围绕2 GB内存限制大的设计?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
4.2i许可证-我可以获得新的许可证或重新托管FPGAExpress许可证吗?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
CORE Generator十千兆以太网MAC -什么新的修复或功能可在版本2.1?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
LogICORG千兆以太网MAC V2.1在版本2.1中有什么新的?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
McBLASZE – OPB CLK可以运行在不同的频率比MixBRACE核心时钟?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
VelTEX II职业ROKETIO -我如何确保我的设计不会溢出或下溢的RX(接收器)弹性缓冲区,因为RX/TX时钟差异(时钟校正)?
xilinx_wiki
7年前发布
66
0
0
xilinx_wiki
MimSimultXilinx版(MXE)-当没有管理员权限的用户登录时发生许可证错误
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
UNIX——我如何执行递归GRIP?如何在给定目录和所有子目录中搜索文件中的文本?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.2i xPOWER输出负载未从XPUT设置文件保存/恢复
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i时序分析器-未正确分析偏移量约束的BufGMUX选择行
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i时序分析器-在时序分析器中产生的新时序报告窗口中出现显示问题
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
61i CPLD TAEngine -fitter重命名和重写偏移定时约束:从:到约束
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MyBLASZE——使用HDL库构建自己的OPB外围器件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61i时序分析器-时序报告不允许我向下拖动滚动条
xilinx_wiki
7年前发布
12
0
0
上一页
1
…
169
170
171
172
173
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则