首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogICORG千兆以太网MAC -统计寄存器可以清除/重置吗?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
VelTEX II PROKYTIOO -接收(RX)弹性缓冲区的大小是多少?
2
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
DSP的6.2系统发生器-为什么希尔伯特变换版本的DA FIR CORGEN核心不可用在SysGEN?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORG千兆以太网MAC V2.1 -何时RXY-GODYFrAM/RXYBADYGRID的断言发生在RXYDATAORID有效的断言?
3
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i速度文件- VelTEX II PRO的新速度文件已经发布(2002年6月14日)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1IXPOWER -“警告:电源:91 -不能改变净环球逻辑092到110兆赫的频率”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7.1IXST——设计计数器的已知问题
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
由于不同的S/R信号,3.3I/62I/61I XST-MAP拒绝IOB寄存器包。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2.2微闪存,XMD -“错误:XMD EXE已产生错误,并将关闭Windows”后出现在硬件模式后,ISE 4.2I SP 3安装
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i体系结构向导,RokTio向导-“错误:位置-组件BrFLKKYBLK3没有站点可以放置。”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i约束编辑器-添加一个句柄约束会导致“错误:XMelHelp: 664周期规范……”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.1i ViTEX II映射时序工具可以通过F5MUX标记错误路径
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogiLog-FFT -仿真所有固定网表FFT(64, 256, 1024)核产生许多警告
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
系统ACE CF -您如何专门选择配置数据源为CF、MPU或JTAG?(需要在数据表V1.5中澄清表27)
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
5.1i,DCM向导-如果我选择StastupIWAWE属性,仍然需要设置LCKI循环BITGEN选项吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.2i XPOWER——“FATALOLIGROUP:POWER:YTAB。C:1567:1.157.4-POWER VCDCH解析器……”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i核心生成器——5.1i软件发布中核心生成器的已知问题
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
LogICORSPI4.2(POSPHY L4)V4.x运行BITGEN导致“错误:设计规则:524 -块检查:不完整的DCM配置……”
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
LogICORSPI4.2(POSP-PHYL4)V4.x-当发送奇数大小的数据包时,发射机不能将16位PL4总线字的无效字节清零。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICOR SPI4.2(POSS-PHY L4)V4.x——SPI 4.2(PL4)内核的功耗是多少?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
LogiCORSPI4.2(POSS-PHY L4)——SPI 4.2(PL4)内核时钟减少方法
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
MODESIM(SE,PE)-“错误:在项目文件中找不到LMC StaskLimeLBSWIFT条目……加载设计时致命错误”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i核心生成器-当我使用IP捕获工具时,它报告“错误:不能打开文件<./XilinxCoreLib/vhdl_analyze_order>写作。不会生成分析订单列表
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i HDL Beunter -在保存测试台波形的变化之后,HDL BeNCHER不再询问波形应该持续更长的时间。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1IIS-MODESIM仿真过程在项目导航器中没有安装ModelSim时可用
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
61i ViTEXII PAR -“错误:布局:79 -没有足够的网站来放置所有选定的组件。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.2i核心生成器——异步FIFO V4.0:空标志不能用VCS仿真器高飞
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
7 X同步:我如何推断ViTEX-II同步乘法器(Mult18x18s)?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i ViTEX-II MAP-作为软件版本4.2i,映射器不再通过区域组边界推送逆变器和缓冲器。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
61i ISE -“错误:XST-XXX.VF线XXX。在XST Verilog中综合ECS示意图时,报告解析错误,期望“错误”或“′”或“′”或“′”′。
xilinx_wiki
7年前发布
23
0
0
上一页
1
…
170
171
172
173
174
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则