首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 426
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
5.2IXPOWER -双向输入电流计算不正确
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
5.1i时序仿真,NGDNNO -无效XSUSH设置保持违反发生在时序仿真中
xilinx_wiki
7年前发布
68
0
0
xilinx_wiki
81i影响,18V00,CPLD -什么是自动校验和插入(自动生成)?
1
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
5.1i黄金时段,XILNX2PrimeTime-最大延迟/偏移约束的翻译是不正确的
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i通过网络创建的黄金时间组没有正确翻译
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
91I-原始时间-与TrCE/SDF不同的是,对于原始时间移位寄存器(SRL*)的时钟路径延迟不同。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
81i ngdBuff-GT10S不存在逻辑DRC
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
7.1i XST——如何防止工具使用全局时钟网络(BUFG)?
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
5.1i CPLDFIT——在错误的“便携性:PurthFielIMP.C:打开的文件太多…”的详尽的实现中,fitter崩溃。
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
5.1i步长-“错误:布局:87分量”XXX“要求3.3V IO标准锁定到H27站点。该网站位于Bank7,不支持3.3V IO标准……
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
81iSpartanIIPAR -当DLL需要在SpTANI IIE设计中自动放置时砂矿崩溃
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
10.1步-使用“撤消”不会恢复被删除的Bank约束到设计对象列表中的组
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i步速-在我重新设计我的设计到不同的部分之后,我不能移动区域组的约束。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i影响-我在哪里找到BoSDL文件的CurnRunter II 2C64 VQ44和2C256YPQ208器件包?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
81i XPOWER -XPOWER无法使用NCSIM-VCD文件,除非总线扁平化。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
5.1i CPLD XC9500 XL/XV -“终止:浮点”选项不创建具有总线停用的JEDEC文件
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
7.1i XST -推断块RAM
xilinx_wiki
7年前发布
54
0
0
xilinx_wiki
如果一个数据宽度被指定为GTI自定义原语,那么在使用1字节和2字节路径时,我必须仍然是零PAD数据和字节映射控制信号吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VTETEX II PROKYTIO -有可能把TX针进入三态条件?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VIETEX II PROKEYTIO -每个收发器可以独立运行关于时钟速率?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
如果我使用2字节的数据路径,我可以放弃DCM并用RIFCK输入来驱动URCLK和URCLK2输入吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTEXII II ROCKETIO -当复用两个不同的RIFKLK,我可以复用两个iBFG输出,并使用一个DCM的USRCLKs?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
如果我有一个单独的RIFCK驱动两个或两个以上的MGTs在芯片的相对侧,RIFCK会被路由通过BUFG以最小化歪斜吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VelTEX II PROKEYTO -是只需要用于数据传输的RIFCK输入,还是传输和接收都需要?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
VIETEX II职业-什么是“自动锁定参考功能”?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VCTEX-II PROKROTIO-行为AVCcAUX(RX/TX)电源电流在器件电源之前VCCNT和VCUAX电源供电
1
xilinx_wiki
7年前发布
73
0
0
xilinx_wiki
VelTeX II ro ROKETIO -如果一个无效的“K”字符被发送到8B/10B编码器(由TXKER断言所指示),传输什么?将相应的数据字传输吗?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
VIETEX II PROKEYTIO——如果8B/10B解码被禁用,推荐什么编码方案?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
VelTEX II ROCKETIO -频率偏移(指定在ppm,或百万分之几)和抖动(以秒指定)看起来非常相似。这两者有什么区别?
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
VIETEX II PROKECTIO -是否有可能利用单一CDR单元多个通道结合在一起?
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
167
168
169
170
171
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
426
阅读
25.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则