首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1IS3 ECS-我如何使用TDO引脚在4K(XL)/Spartan(-XL)芯片中的常规I/O?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.6×FPGAExpress-“错误:不能确定FPGAExpress安装根”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i安装CD -“选择Xilinx器件”框为空白(Windows 98)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
*在串行菊花链中的VelTEX II部件的ObSelt*4.1i PROFGENProgram不可靠
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
81i ViTEX-E映射常数驱动MUXCY直接输入用外部LUT驱动程序配置,而不是源于切片内部。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
4.1ISIS-项目导航器的保存项目为…选项不复制由“包含”指令所包含的Verilog文件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i安装/安全-不能初始化自动化-无法获得接口到SyopSoopServer /DPMVSRPS.DLL注册没有成功地成功。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MAP3.1I/4.1I-“FATALLION错误:MMACHAREPER:MHCLANE.C:153:1.4.281-超过PCAGAGIMP范围限制……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i时序分析器/跟踪(TrCE)- SRL161没有出现在正确的时间组中
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1I时序分析器/跟踪(TrCE)- PAR报告定时错误,而时序分析器/ TrCE不。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i时序分析器/跟踪(TrCE)-:错误:定时:2581 XML解析器异常代码0期望元件名称解析……
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
82i ViReX-4MAP/PAR -如何启用额外的时钟区域报告特性?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1IISE,ECS-当我用滚动鼠标滚动“网络命名”模式时,许多网名的实例都会在屏幕上打印出来。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1I:ECS(示意图)-使用迭代实例导致错误:“PIN”
“连接到不同宽度的总线”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i NGDBug,基础示意图-“错误:ngdBuff:432 -逻辑块xxx”类型“BufgMUX0/BufGMUX1”未展开
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
I.I.Project Navigor不允许我输入XNF文件;我可以使用ISE工具使用XNF文件吗?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1I EDF2NGD -网表连接丢失:“错误:MAPLIB:32 – LUT2符号“XX”有一个方程,它使用一个连接到一个修整信号的输入引脚……”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
示例:“错误:ngdBuff:604 -逻辑块”CopyNeNe与类型“原语”未展开。目标“xPLA3”中不支持符号“原语”。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1ISP2 XST -“FATALLUBEATION:HDLPARSIES:VHPyType:C:270:$ ID:VHPyType…C.Exp $:200 -内部错误”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTrime-映射打印后打印“使用目标部分”V600 FG67 6 4“。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
91i PAR -用户线约束对各种器件族有什么影响?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
7 SypReTime- Synplify不保存实例化的FDRE、FDR、FDSE或FDS基元。
xilinx_wiki
7年前发布
92
0
0
xilinx_wiki
4.1IVITEX-E/VIETEX II PAR -最终砂粒评分高于初始砂粒评分
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7同构-包含实例化BuffgMUX的问题
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
7同构-包含实例化Buffges的问题
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
当配置具有4.1i MCS文件的器件时,在HW130.EXE上发生5个HW-130页错误。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i ViTEX-II MAP-“错误:PACK——具有限制性布局或路由要求的符号集合……
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器-错误:“SIMLL:内存不足。仿真中止
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
7.1IXST,ViTEX-E -“错误:设计规则:450(451)-块检查:非法LVDS配置……”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1IHDL BeCHER——选择“生成预期仿真结果”导致“退出代码0005”
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
197
198
199
200
201
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则