首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
影响,VIETEX-/E/II,JTAG -完成信号变高,但我的器件不起作用(Program失败)
xilinx_wiki
7年前发布
75
0
0
xilinx_wiki
7同步:“警告:NGDBug:452 -逻辑网”Net没有驱动程序。——“警告:NGDBug:454——逻辑网‘Net’没有负载。”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
7同步化-当通过CKDVVILL DCM/VIETEX II属性时,SypPrimes报告没有任何进一步信息的错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1ISIS-当我从项目导航器加载MXE时,“致命错误(0002):系统找不到指定的文件;完成:退出代码失败:0002”被报告。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.2IXST——XST 4.2i有什么新进展?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3×FPGAExpress-“错误:信号或端口名称预期为实际关联元件”。(VSS-806)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEXⅡ-DCM重置(RST)要求
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
我在LeonardoSpectrum的核心生成器核心EDIF网表中是如何阅读的?
1
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
3.6 FPGAExpress-“错误:I/O垫单元在端口X”配置不正确。(FPGA-PADAMAP-6)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器(Aldec)-功能仿真和硬件工作,但时序仿真显示“?”浅谈波形输出
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
5.1i核心生成器-异步FIFO V5.0:当使用VCI SIM时,在FIFO输出上出现未知输出
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
消息过滤不支持哪些Xilinx应用程序?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i项目导航器——为什么FPGA Express综合在网络安装上有一个约束编辑器GUID错误?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1i ViTEX II MAP路由器运行时间长,挂起的工具(包含负RROC值的RPMS处理不正确)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEX-II MAP-“FATALOLIGROUP错误:PAC: PKTV2RPMUTIL.C:167:1.1.2.2-坏切片限制。”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1I模块化设计-装配流程可能会改变BRAM在PAR中的位置
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
MabBLAZE(MdK)-因为PrPGEN还不支持“-L Verilog”选项,我如何在我的Verilog设计中使用MyBLaZE?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i PROMGEN -校验和根据填充值变化,即使PROM是满的。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
LogICOR双端口块内存-当使用非对称端口时,双端口块内存核心需要比预期更多的块RAM原语
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i安装-当我安装Service PACK时,消息“LIDBasDr.DLL”(以及其他DLL)无法复制
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ViTeX II,IFDRRSE -我如何创建输入双数据速率(DDR)触发器,并将其打包成IOB?(VHDL/Verilog)
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
4.1IXST- XST中的SLA算子产生不正确的结果
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
我的OBUFDS组件为什么不使用扩散信号LVPECL?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
*过时的* 4.1影响-“FATALL错误:GuiVi饰件:WinApp .C: 570美元修订”(在链中的器件的最大数量已经达到)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1 DSP的系统生成器-乘法器块何时使用嵌入式ViTEX II流水线乘法器?
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i在DCM相移引脚结束的时序分析器/TrCE交叉时钟路径未被分析
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEX-II MAP-未使用的乘法器未修整,发生包错误
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
SimuliTy7.0.1-当我加载由工程导航器3.1ISP8创建的ViReX-E.PRJ文件时,报告“错误:器件家族未被识别”。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1i ViTEXII映射-使用时序驱动映射特征时发生致命/内部错误
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
2个E-Designer设计器——打开Windows 98上的EPD核心会导致有关Xilinx和EPDCar变量设置的错误信息
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
195
196
197
198
199
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.9W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则