首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 424
关注 121
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.1i安装/ISE -日语-在Xilinx ISE 4程序组中没有一个“在线手册”项目
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
信号和电源完整性-什么是“虚拟”接地和电源引脚?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
4.1i模块化设计——嵌入式PPC 405设计中的“运行覆盖”阶段的装配阶段
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.1I模块化设计-PAR:“错误:布局:1951个组件……被标记为未定义类型”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.1i ViTEX II -器件文件更改4.1i可能使3.1i VIETEX II NCD文件中的某些路由无效
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.2i安装- Linux必须设置什么环境变量?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
示意图-当设计元件使用VHDL关键字时,DRC标志出现错误,即使设计流程设置为Verilog;“”是VHDL的保留关键字。
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
ChIPStudio – FPGA编辑器不列出所有ILA信号
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
4.1i核心生成器-单端口块存储器V4G0,当“极限数据间距”选项和“选择原语”使用时,生成的EDF文件不完整。
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
4.1i ViTEX II映射-内部错误时,运行与定时开关。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i安装-ngdBug:“错误:205:未定义关键字”退出“选项字符串”。
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
4.1i ECS-在从3.1i到4.1i导入Schematic文件之后,DRC错误报告“网络必须连接到PIN或I/O端口”和“太多的源引脚”。
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
4.1i安装- HP安装程序在HP UX版本10.2的Java错误中失败
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
*过时的*4.1IS1影响-“FATALOLIGROUP:GUIUVICE:WinApp .C: 570:$修订…”错误报告时,我加载一个MCS
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.1IS-ECS-当用3×ECS(使用CREATE符号选项)创建的符号被更新时,新的符号比设计更大且不成比例。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i约束指南-对VelTEX II的CKYNLY周期约束接受单位和值超过32。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i ViTEX II PAR模块化设计组件失败:“内部错误:布局:BasPrPrCNTL.C:2539:1.38 -不能放置组件。”
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i CPLD XC9500 XL -“5”定时值已改变以匹配数据表值
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
POS PHY L3-双通道链路层VHDL评估模型在编译测试平台时报告错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
6、x同步:“错误:ngdBube:604 -逻辑块”CopyNeNe与类型“原语”未展开。在“xxx”目标中不支持符号“原语”。
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
4.1i CPLD项目导航仪-ABELBeLF综合流程现已过时
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
4.1i XST XC9500——使用具有异步设置的透明锁存器导致错误的实现
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
如果没有指定PDF查看器,4.1i核心生成器-核心生成器应用程序不启动。
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
4.1i核心生成器-位相关器V3Y0显示系数可能导致窗口挂起,如果*.COE文件具有超过256个系数
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
4.2i基础-“错误:
VHD线XXX。未命名的选定元件
为该前缀定义。(VSS-57 3)
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
3.1i NGDBug -“错误:NGD:284 – NET”CKLYNEX,它是偏移量“偏移量=…”的参考时钟网络。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
信号完整性和PCB-CAN输出捆绑在一起以提高驱动强度?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
5.1i核心生成器——关于VLSS和VCS的XILN XCORILB汇编的已知问题
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
ViTEX-E/II型LVDS – ViTEX-E电压模式驱动器与ViTEX II电流模式驱动器之间的区别是什么?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
仿真库——我如何编译和更新Xilinx HDL仿真库?什么时候需要更新仿真库?
xilinx_wiki
7年前发布
12
0
0
上一页
1
…
202
203
204
205
206
…
368
下一页
跳转
121人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
424
阅读
24.8W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则