首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
WebPACK3.2WP3.x-ngdBug错误:“XML解析器环境设置不正确。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
LogICOR DA FIR分布式算术FIR滤波器:错误:自定义度量规则检查失败。抽取滤波器必须具有2或8的采样率变化。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ICORE Generator-总线多路复用器V3Y0:错误:定制参数规则检查失败…非法值1指定的可变延迟。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IS6评估CD安装-中国传统Windows 98SE将不会正确安装评估CD。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
示例1999 -如何防止信号被优化?(“不要触摸”/“保持”)
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
3.1i安装-评估CD锁定时Win 98进入节电模式
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE ECS示意捕获-I/O缓冲宏给出NGDBug错误:463455466467
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
VIETEX II包装-谁是推荐的插座供应商的FF包装?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ViTrime-映射冲突由于冲突的LOC约束。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-安装ViTEX II支持的正确顺序,3.3.06i器件更新CD、SP6、速度文件- BitGen patch
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
流引擎3.1 -错误:NGDBug:413 -在读取UCF文件时检测到无效的UCF/NCF文件入口值
UCF,行数为1,偏移量为1,值为
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1IXST -“错误:XST:777文件名。VHD(行XX)。意外值。无法将其导出为整数。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装- Service PACK 6 – MultiLINX驱动程序安装失败,“返回代码=7”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i WebPACK XST -“错误:NGDBug:467输出垫网”具有非法缓冲区
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i XPOWER,是否可以免费下载?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISP6时序分析器-使用“新宏”命令导致XML报表打开
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3i基础ISE项目进口商-在Schematic源文件上错误处理BUFG
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE项目进口商-只复制顶级UCF文件。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE项目进口商- I/O宏错误处理
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i安装- Service Poad安装导致Windows 2000文件提取过程中的重新启动
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i CPLD XPLA3-“错误:CPLD:30——设计需要太多的资源来适应指定的器件。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
核心生成器IP 3.1ISP6 3YIP2 – VIETEXⅡRPMED 16X14分布式RAM
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
MimeSIM(MXE,SE,PE)-我如何指定SDF文件的时序仿真?(VHDL,Verilog)
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
SpartanII -输出过渡时间是什么?这是否在数据表中指定?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-服务包6下载和安装为基础ISE和基础系列3.1I的所有者。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.3i基础ISE项目进口商-示意性I/O宏被错误地转换。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE项目进口商-应用于PAD的LOC约束被忽略
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE项目进口商- I/O宏不被FPGAExpress识别。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE项目进口商-默认网名由出口商更名。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i基础ISE项目进口商-包含类似总线和PIN名称的示意图导致综合错误
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
230
231
232
233
234
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则