首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
GUI中的WebPask-安装选项不正确显示在fitter报告中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ngdBug -错误ngdBube 519——在LUT4符号“I3”上的“()”的EQN值不是一个有效的等式(520, 522)。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i ngdBug、MAP、PAR、跟踪、PC文件名在上、小写字符中均未被一致处理。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3 x FPGA编译器II错误:找不到时钟“CKKYIN”(用于SETIN输入延迟和StIOutOutPutsDelphi)。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
1 JDRAM-“…错误-比较失败…活动:1,指令:IDCODE……”
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
1 JDRY-什么是“JDRIG?”
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
1 XGE1532 -什么是XGEN(JDRILE文件转换实用程序)?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1I核心生成器ViTEX II内核引起警告:“NGD:446无效的目标体系结构”XC2V100BG256……
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.IISCOREGEN:源文件“……”在文件“……与源”……在文件“……”中发生冲突。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.3i ViTEXII映射-映射崩溃时运行VixTeX设计有约束的ViTrx架构。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTEXI-我在哪里可以得到最新的ViTeX II包文件3.1ISP6(也称为3.3i)?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2ISIS-我在哪里找到关于与基础ISE的同步性集成的文档?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-有可能只安装硬件调试器吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I COREGEN,DYIP2- VITEX同步FIFO V1Y0核心描述无效
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1ViTEX-MAP- FDS和FDRS被错误地打包到同一片中。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-“错误:您的文件集.txt包含无效的注册ID”在安装WebPACK的机器上发生。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1I XST-XST将目标ViTEX II – 6速度等级时,已选择ViTEX II – 7速度等级。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISP6XST Verilog -错误:“DOMLIST中的坏索引(函数ListDelSHIFT)中止:(MIN NYO.27)。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i SP6ngdBudio-错误:OLDMAP:661 – FDC符号“符号名”(输出信号=信号AlqNEX)属性RROC…
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.5 FPGAExpress- FPGAExpress在某些条件下创造了糟糕的逻辑
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i核心生成器-核心生成器将不会在奔腾4机器上启动,导致“错误:JRE在KRNL 386。exe中造成错误。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ALDEC有源HDL 4.1 -在XILIXXCORIELB(IP2)中编译PrimsSuffLSv3V0的问题。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i核心生成器-关于3.2i IP和3.3.06版本名称的混淆
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I核心生成器-8B10B解码器V1O0-不正确的“代码”和视差检查显示
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i安装-3.3.06i器件更新CD安装在HPX版本11上提供错误
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISP6时序分析器-当将报告限制到10条以上路径时不能创建报告
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE——可重入的核心生成器对从另一个项目复制的核心不起作用。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i VIETEX II PAR PAR挂起,同时路由PWR/GND网在VIETEX II设计中。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1ISP6映射-映射崩溃,报告“程序异常终止”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I核心发生器-可变并行乘法器误差:当输入为“4”时,输入数据宽度(a)和“2”(b)不能产生核。
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
229
230
231
232
233
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则