首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3.1IXXST-有限状态机在使用一个热EnOcDEN时在全零状态下启动
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
7.1i xST -“错误:HDLPARSIES:1300文件名No.x。EnUM的“类型名称”不是数组索引前缀。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IXST -“警告:(FCTSY0300)。“模块名”模型在目的库中具有不同的特点
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i,Solaris 2.7 -我遇到的消息:“无法启动Java applet。在类路径中找不到java40.jar……
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IVITEX-E PAR砂石拒绝放置含有F5/F6 MUSES的切片。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
时序仿真-脉冲吞吐在时序仿真(Verilog)
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
3.1i SP2(HP)安装-错误:./Stute[ 165 ]:./JR/HP/OS11/BI/JRE -目录未找到。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3、FPGAExpress- FPGAExpress推出“FDCPE”时钟使能触发器而不是“FDCE”(XC9500 XL系列)
xilinx_wiki
6年前发布
32
0
0
xilinx_wiki
3.1i基础ECs:ECS中不支持CKDVvLead属性
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE -“启用Verilog预处理器”属性不能正常工作
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
时序仿真-时序仿真包括各种电容负载值的I/O延迟吗?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i FPGA编辑器-帮助按钮-主题不存在,联系应用程序。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.4 FPGAExpress-我如何使用FPGAExpress中的LVDS/LVPECL标准?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i CPLD ChipViewer -在从项目导航器调用时不自动加载设计
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
我如何确定我的C驱动器音量标签?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i xST -“错误:ngdBube:393 -找不到iST(s)”
“在设计中”
“(标准)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i XST-XST在增量综合期间不重写EDF网表
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i XST-增量综合似乎不起作用(目录中只有一个EDIF文件)
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
A3.1i SP1-当我安装Service PACK 1时,安装程序停止响应。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IXST错误:(VHDLY0.33)。
\
(线α)。泛型的坏常量值
’
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i SP3CPLD HPREP6-何时将为XC95144XV启用JEDEC支持?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IXST错误:(VHPH 0814)。
\
第一线整数值在集合中丢失。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IHPREP6-当生成JEDEC文件时,错误“请参考Xilinx引用:”/s/WrimMult.C: 316”。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i XST-“内存满,完成:退出代码失败:0003。错误“
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
5.1i的影响,SpartanII -一个JTAG验证操作失败的“错误:JTAG -太多的错配…验证中止……”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
Xilinx FPGA(所有家庭)-什么是驱动配置的专用配置和JTAG引脚(例如,CLK,完成,TDO)?
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3.1IXST错误:(VLGJY-500)。
\
第一线连续赋值
不是网
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGA /设计编译器Sptri XL设计在仿真过程中在LDPE基元上有一个额外的反相器
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
在CPLD设计中忽略了IX-XST-属性保持、NORPREE、BUFG、FAST、慢速和Pin分配。
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
列奥纳多ViTEXXCV400 BG432示范了可用IOB焊盘的不正确数量。
xilinx_wiki
6年前发布
3
0
0
上一页
1
…
242
243
244
245
246
…
368
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则