首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
*有线电视-有关信息的洞察力
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
COREGEN -性能数字被错误地记录为DMS配置中1024点FFT的4096个时钟周期。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i VIETEX COREGEN -错误:当VIETEX生成异步FIFO时,“视图逻辑符号生成失败”。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:删除源文件,使光标跳转到下一个文件
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:项目导航器不识别VHDL或Verilog文件中包含的函数
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:远程源文件导致不一致行为
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1IMAP:在带注释的时序仿真中错误地初始化为1而不是0的输入
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:在VHDL文件中使用用户定义的包
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:Verilog函数仿真,“运行时”过程属性设置时序仿真属性
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1I基础IS:XST综合工艺特性J/K选项从FSM触发器提取
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
我选择项目->新的源代码时,必须重新输入核心生成器模块名。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础新增项目复选框,不适用于StuteCAD。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:用户必须手动将.tbw文件添加到项目中
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:“删除实现数据”不删除Express文件或目录
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
项目导航器-每个ISE项目必须保持在一个单独的目录中
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGA /设计编译器——我如何在FPGA /设计编译器中实例化和使用一个CLKDLL?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础,Xabel-“错误:找不到文件
“ABL”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
MODESIM Xilinx版(MXE)-致命的许可证错误:“无法签出许可证。运行MODESIM许可向导……
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1I COREGEN -在双通道NCO内核的VEO模板中错误引用Verilog模型。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础IS: Modelsim的错误:找不到工作。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
项目导航器:“查找”和“在文件中找到”命令如何工作?“文件查找”选项卡的功能是什么?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISE:从报表浏览器打印需要用户指定字体。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I基础ISE:测试台不能同时加入到其他项目中
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i COREGEN – HuySub属性的存在可能导致内核生成器模块的重置失败
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
ViTEXI/-II PRO,BUFGMUX:BUFGCE/BUFGMUX的选择或启用信号的设置时间是多少?
1
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
5.1i ISE项目导航器错误地关联文件类型
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1i基础ISE:定义在一个源文件中的多个实体/体系对不显示。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
Reed-Reed-Solomon译码器-处理延迟规范的说明
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
LogiReedReed-Solomon解码器-为什么生成器提示你既有符号宽度又有生成多项式?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i基础Schematic捕获-网络连接未在宏中保存
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
253
254
255
256
257
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则