首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
核心生成器2.1i(CYIP5)-“警告:在数字和标识符之间需要一个空间”,当MTI编译DA FIR V2.0 DA FIR
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
COREGEN,CYIP5——内部错误:“致命:SIM ScGuang-AcUn:RealEnts失败”时生成2位系数的VIETEX-DA FIR滤波器
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础IS: F1帮助对FPGAExpress警告或错误不起作用
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
CPLD CurnRunsXPLA——“CP”和“CS”包代表什么,有什么区别?
xilinx_wiki
6年前发布
48
0
0
xilinx_wiki
我是如何阅读CoolRunner markings的?(飞利浦与Xilinx包装标记解释)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:“匹配案例”不用于查找或替换编辑器命令
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i安装-在Service Poad安装之后,“一个CCOEGEN组件不符合SyopSype NETLIST”消息出现
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i SP6基础安装-错误:“安装程序在处理FieleCopier-SrvcPypRePress……时失败。”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.1i核心发生器-CORE Generator磁芯的ViTEX EM支持
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
在IIS/Cug生成器接口中,“CORESUPT.exe”可执行的目的是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
CPLD ChansRun-XPLAProgrammer:XPLAProgrammer支持ByTeBaster电缆吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
Solaris——在UNIX中设置临时变量
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
如何选择通用控制项?(ULLK,URST,UPST,UOE)
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
10.1 ISE -刷新按钮不使用IP核模板更新语言模板窗口
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISE:当Express示意查看器或Express约束编辑器打开时,所有进程都不可用
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISE:VHDL或Verilog功能模型的视图
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i基础ISE:如何设置NGDNNO、NGD2VHDL和NGD2VER的选项
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i基础ISI——如何创建一个POST和路由时序仿真(TimeSym)文件?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1I基础:停止MPPR,而运行结果不一致的行为
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i基础ISE:在HDL编辑器中用于指示警告/错误的红点在保存后不会消失。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTex/ViTEX-E-我可以使用全局时钟输入引脚作为通用I/O吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i XST -“错误:(VHPH 0337)”或“警告:(HDLY-Y002)”VHDL设计,常量端口映射到端口
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
PROM XC18V00——PROM能接受的最大时钟频率是多少?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础——如何从基础仿真器中提取输出数据,用于在第三方工具中绘图?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i COREGEN,CYIP5:CYIP5 IP更新中的已知问题
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
*过时的*2.1i JTAGProgrammer-返回的IDCONE(100100000 110010000 10100000 10010011)表明它不是Xilinx部分
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
JTAG BSDL——我如何知道哪些引脚和单元格在JTAG边界寄存器中?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
ViTeX配置-配置失败由于电源序列
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
5.1i CPLD CPLDFIT/HITOP错误:“输入引脚数量不足(错误:HI300,HI301)”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
MODESIM(MXE,SE,PE)-“错误:”太多端口连接-致命错误“(VHDL,Verilog)
xilinx_wiki
6年前发布
13
0
0
上一页
1
…
252
253
254
255
256
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则