首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2.1i联盟安装:HPUX:ALSTEng.LoC报告:排除
AXY,BXC,GRC,GRD,GRF,NPH,PKG,SPD,SPD。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i核心生成器-基础生成的COREGEN.LO报告文件,用于记录错误的XILIXX族和设计流变量
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i VIETEX映射错误:“设计规则:368 – NETCHECK:源代码。净价3I2/…没有来源“
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i,SypReTi:xCyLoC属性在应用于时钟端口或BUFG时不起作用(错误:OLDMAP:256)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
COREGEN,CYIP5- DA FIR V2.0:“致命:==通用JAVA抛出产品
在DA FIR核心生成期间
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
3 X FPGAExpress- FPGAExpress不放置IOB=真约束FFS在三态条件下
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3.1i基础ISE:项目导航器需要将顶级实体名称放置在文件中
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.1I-Windows 98 – JTAGProgrammer和其他软件-“走出环境空间”错误报告
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX/-E/-II – ViTEX程序引脚是否有可Program上拉电阻?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SyPrime:如何从非专用时钟引脚驱动全局时钟资源
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
VITEX-E – I/O标准使用钳位二极管?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
SpartanII -在TQ144包中有多少Bank?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTEX/-E-我如何锁定一个CLKDLL?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
3.1i安装:Java脚本错误:未处理的Java异常(空指针)和NouCuthMooDror:JavaAWT颜色错误
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
2.1i安装:Service Poad更新失败,严重错误为93%
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
3.1i Floorplanner-Splash/标题屏幕显示很长一段时间
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I平面设计师-用大的设计替换(放置)崩溃(V2000 E)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i Floorplanner-错误便携性3:应用程序已用完内存或分段故障(ViTEXE)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础仿真器-仿真打印输出:时钟信号在打印输出上出现占空比失真
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
示例-在HDL代码或命令文件中使用Xilinx特定属性或变量
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
示例:如何插入或禁用全局缓冲区到内部时钟网络的插入?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
示例:在ViTeX设计中如何使用低歪斜线?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
利用MTI对LogiBox模块进行功能仿真
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
4.1i XC400 0xl MAP-使用StESTBUF组件来驱动非复位类型引脚,从而使逻辑被修整。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i XC9500系列HITOP – HI805-多个站点/ PIN锁不允许单个信号。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
在函数仿真中,触发器/锁存器的用户init字符串不起作用。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
导师Quito SIM II – CKDLLE功能仿真不工作
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
当PROM加载不同于位文件的数据时,SPARTAN3/-E/-A JTAG配置可能失败。
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
* ObSeleT*JTAG BSDL -SpartanII BSDL文件可用
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
VCTEX – CCK引脚的默认驱动强度是多少?
xilinx_wiki
6年前发布
7
0
0
上一页
1
…
254
255
256
257
258
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则