首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
FPGA配置——XC400 0A位文件兼容XC400 0E器件吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i安装-通用调试技术以尝试安装失败或给出错误
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VITEX-E、LVPECL和LVDS -负(N侧)差分信号输入在设计中没有出现
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
4.1i XC400 0xLA映射-“FATALLYORLATIO:OLDMAP:BASTECMPUT。C:1363:1.1.2.2-DEST。别针……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SypReal5.3.0-错误:“进程必须至少包含一个等待”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
4.1IMAP -“错误:BASMM:172 -在CYNPCPCOE上LOC约束171的坏格式。”
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
1.1i核心生成器-消息报告“项目已被另一用户锁定”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i VIETER PAR PAR在PWR/GND路由中挂起。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
包:CP和CS包有什么区别?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
3.1IMAP包:18 -对于给定的器件和封装而言,设计太大。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
91IMAP -如果两个信号被锁定到同一个PAD位置,则出现“包错误”结果。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
81i ngdBug——“错误:432”逻辑块“xxxx”与“xxx”类型未展开。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VelTEX-E 2.1i PAR:PAD报告不包括用于LVDS/LVPECL N侧输入的焊盘
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1IMAP:FATALLUBEATION:MAPLIB:BASMMTSCORL.C:59:1.1:TS数据库的构建失败
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
* ObSelt* *“找不到……”文件alg.alg
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGAExpress3.3 -我该如何瞄准失踪的ViTeX-E和SpartanII软件包?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
2.1i VIETEX速度文件-已作出改变,以纠正乐观块RAM时序。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
91i VIETEX PAL-“警告:布局:1697 -设计约束表明,低歪斜路由资源应该用于信号“NETLIGNEX”……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i XST——如何在XST中添加IOB=真属性来输出触发器?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
XST -“警告:XST:921 -”文件“,线XX:Renamingto”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
影响-什么是“IDCONE循环?”
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
COREGEN 2.1I:ELAB2致命错误:AccCyFIFOVIV1V0.VHD:不匹配参数,QualtTySuthReg中的“qyOUT”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
81i NGDBug——“FATALOLULL:可移植性:BasutFrase.C:112:1.4-堆栈损坏……”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
MTI,VHDL,COREGEN,CYIP4:“γ警告(10):// XilinxCoreLib /VFFT64。VHD(7177):灵敏度列表中的重复信号。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1COREGEN- VyTEX II支架
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i-ECS-如何执行COREGEN模块的功能仿真
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
10.1定时/约束-我不能对移位寄存器LUT施加偏移约束的周期约束
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
在不进行周期约束的情况下指定的时序分析器/约束偏移约束在高级分析过程中导致堆芯转储。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i COREGEN,分布式内存:无法打开文件进行内存初始化:MIF文件-基数错误:
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
CPLD -在什么条件下,典型的ICC与频率图确定?
xilinx_wiki
6年前发布
3
0
0
上一页
1
…
256
257
258
259
260
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则