首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogICOR 16 PT FFT V2.0——16点VIETEX FFT的片利用率大于64点FFT
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VIETEX/E JTAG——ExtExchange(边界扫描互连测试)中的I/O转换级别是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTEX-为什么I/O FF的输入设置时间随着器件尺寸的增加而增加?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
由于非单调行为,IIS-9500 XL模型在导师图形ICX中失败
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i CHIPVIEVER -打印能力目前不可用
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i Solaris安装- Java安全问题
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1I COREGEN:Verilog和VHDL仿真流程
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
5.1i UNISIMS、SIMPREMs、CLK2X输出不切换到CK0输出的两倍速度。(VHDL,Verilog)
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTEX/-E – ViTEX/-E I/O块内部的上拉或下拉电阻的强度是多少?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
91i VIETEX映射-“错误:设计规则:365 -块检查:不正确的DLL反馈回路”
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
60.0同步化-时钟使能或复位未正确推断;SythIdTrimtUnEnabl需要。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGA编辑器-“错误:FPGA编辑器:185 -输出日志文件….. /路径/设计.out”不能被创建
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i FPGA编辑器-跟踪摘要选择错误约束
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i核心生成器,EAIP2-用于Unix和PC平台上的4.2i的IP更新2的自述文件
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
安装2.1i -不能访问或目标XCV1600 E或XCV2000器件
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1I-约束编辑器-时钟信号无I/O标准
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
3.1i时序分析器-Lattice列表中的列太宽
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
CAREGEN:二进制点位于4K平方根模块中的哪里?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
3.1I跟踪/计时分析器- FATALL错误:定时:BASTWPRCNTL.C:1922: 1.27
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
导师设计架构师/ Xilinx A2.1i:如何使用VITEX-E(LVDS)专用的差分I/O
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
5.1i NGDBug—错误报告,包括“错误:解析器…无效令牌,PCF中的语法错误……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i计时分析器-我选择计时分析器图标,错误消息报告程序异常终止。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
91i FPGA编辑器-添加一个用户按钮为“Viewblock,Max Screen,变焦2X”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i约束编辑器- VelTEX II的SLW选项不工作
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.05/4.07 XPLAProgrammer-“没有器件名或ILL长度指定的器件”!当先前创建的.CD文件中的“器件名称”字段留空时报告。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
10.1个约束编辑器-I不能修改tpTrUU的“从:to”约束或删除TpTrUU组
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i跟踪/计时分析器-在注册静态数据时,在约束之前放置偏移量导致错误
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1ISP6PC安装-用于PC的2.1i服务包6的自述文件
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
示例:如何实现流水线乘法器?(VHDL/Verilog)
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
VITEX/-E/-II是输入和输出I/OS5V容忍吗?
xilinx_wiki
6年前发布
3
0
0
上一页
1
…
258
259
260
261
262
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则