首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
3。FPGAExpress:“警告:不能链接到CysLyNoX”到它的参考设计“组件名”。(FPGA-LIK-2)“(黑匣子))
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器-如果没有定位在设计的顶层,双向信号可能无法正确仿真。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1IySP3 JTAGProgrammer:9500 /XL取消选择程序选项> >“Program前擦除”不起作用
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SP5安装,SP5,CYIP4:“安装在处理FieleCopiel.SrvcPypRePosiTebug时失败。”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
61i WebPACK——WebPACK中包含了什么模式库?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i,V1.5 COREGEN:如何在冗长模式下运行核心生成器
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i SP5-2.1i Service PACK 5更新
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
VIETEX/-E JTAG,对于TDO PIN,我应该在VBCO上应用什么电压级别2?(TDO输出电压)
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
VITEX-5/SPARTAN-3/E/A配置-在SelectMAP配置模式下,什么是中止?是什么原因引起的?
2
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
5.1i CPLD CPLDFIT -“错误:CPLDFITTER -NGD2NDS失败。NDS网络不是由于错误/ CPLD而设计的“顶部”没有输出。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
CPLD XC9500/XL/XV:当使用同步复位的寄存器时,不使用GSR。
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
VelTEX-多少个DLL可以级联在一起?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F2.1I XC9500系列HITOP:产品术语在分配给不同的引脚时被排除在fitter中。
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
2.1i Xilinx软件是Windows 2000中支持的基础(和联盟)2.1i?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1i ViTeX-MAP-“FATALHOLLATION:BASPU:BasPoPultC.C:313: 1.40 -读取平面规划文件……”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i ViTEX映射- MUXY和触发器之间的反转被丢弃/
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
硬件-什么是最大的iCint不同的Xilinx FPGA?(斯威登,Spartan)
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
61IXST——XST识别哪些实现(后端)约束?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
Java API——在哪里可以获取ViTeX的JBIT API?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
SelectLink应用程序的VHDTEX-VHDL代码
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
12.1定时/约束-当我使用一个周期约束时,从SRL16到触发器的路径没有被分析
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
COREGEN:如何在TMS(三重内存空间)配置模式中绑定FRT输入
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGA编辑器2.1I- DRC没有检测到硬宏设计中可能出现的错误
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
2.1WP1.1 WebPACK——对于CurrRunsXPLA3家族有工作站软件支持吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
5.2i WebPACK——WebPACK使用什么仿真器,它是如何集成的?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
WebPACK——可用于CPLD器件的示意性捕获吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
CultRunsXPLA3- UCLK、GCLK、PT和LCT时钟的区别是什么?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
CPLD CurnRunterⅡXPLA3-什么状态是未使用的I/O引脚设置?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
CPLD ChansRunter——XPLA3器件的主要新特性是什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
CPLD ChanRunsXPLA3-端口如何启用PIN工作?
1
xilinx_wiki
6年前发布
11
0
0
上一页
1
…
260
261
262
263
264
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则