首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 435
关注 127
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2.1i约束编辑器VLTEX-E的LVDS I/O标准尚未被支持。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i ViTEX约束编辑器:忽略驱动强度约束。(FPGAExpress只)
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
LogICORPCI/PCIX是PCI X和PCI LogICOR的评估版本吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i基础逻辑仿真器——输入频率高于100MHz时VIETEX DLL的时序仿真失败
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1I COREGEN:控制台窗口可能会出现半隐藏
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
包装图纸- BSC在包装尺寸方面意味着什么?
xilinx_wiki
7年前发布
59
0
0
xilinx_wiki
信号完整性(所有的FPGAs)-信号放置如何影响在地面反弹成为问题之前,器件可以支持的SSOS数量?
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
2.1ISP6 Solaris安装-用于Solaris的2.1i服务包6的自述文件
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i COREGEN,CIPIP4:CIPIP4包含FAEβ版本的异步FIFO数据表
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1I ColeGEN,Solaris,HP:COREGEN在每次启动时都会扫描新安装的内核。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
WebFitter – WebFielter已经从Xilinx网站上删除
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i、V1.5 x CalEGEN、VIETEX:SVD FIR和PDA FIR滤波器模块对VIETEX的可用性
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
ABEL:忽略信号属性:警告18818:找不到信号或实例
与财产有关
.
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1ICOREGEN,Verilog:“错误!太多的模块实例参数赋值[ in ]”XILIXXCORILB/ASYNCXFIFOVIV1O0.V,839:CyGATEGATIOBITVIV1Y0’
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i COREGEN,CIPIP4:VIETEX异步FIFO Verilog仿真“错误:模块或原语(AycCyFIFOVIV1O0)未定义”
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i XST——在VHDL中支持什么类型的生成块?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1i约束编辑器缺少Sptri II的UsLoWixW线约束
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i核心生成器,用于IPUX和PC平台上2.1i的IP更新5的CYIP5-自述文件
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
4.1i核心生成器,E1IP1-Read文件,用于UNIX和PC平台上的4.1I IP更新1
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1ISP6 HPUX安装-用于HPUX的2.1i服务包6的自述文件
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
3.3i核心生成器,DYIP4-用于Unix和PC平台上的3.1i IP更新4的自述文件
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
5.1i核心生成器——如何使用内核生成器生成SelectRAM和块RAM?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
JTAG、BSDL——什么是BSDL,以及如何读取BSDL文件?
xilinx_wiki
5个月前回复
938
0
0
xilinx_wiki
1.1i ISE——“FATALLUBEATION:NGDBug:BASNBCNTXT.C:131:1.1.2.1-设计有无效的CAEAYAuthor属性”VIEWLG…
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i SP4安装:在安装SP4时,HP警告:“文件不存在”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1999年1H示例:用Verilog /VHDL在VerTEX中推断ROM
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i SP4ngdBug -程序异常终止- Watson博士在NT4SP5上
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
FPGA配置-在配置期间,我需要连接我的并行电缆的init引线吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
LogICORPCI-是与PCI总线信号“PCLK”相同的全局时钟资源的用户应用信号“CLK”?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1IMAP- FATALIORION:MAPLIB:BASMMTSCORL.C:59:1.1——TS数据库生成失败
xilinx_wiki
7年前发布
2
0
0
上一页
1
…
262
263
264
265
266
…
368
下一页
跳转
127人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
435
阅读
25.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则