首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 414
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
91i FPGA编辑器- FPGA编辑器路由我刚才添加的探针;我可以在所有的探针都被添加之后路由所有的探针吗?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
基础仿真器4.1i -功能仿真与脚本文件一起工作,但时序仿真不
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
2.1I:Time:数据表样式报告中没有关闭->垫路径
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VIETEX/E,SpartanII/-IIIJTAG- DC JTAG投入的转换水平是多少?(VIH TDI/TMS/TCK)
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i VIETEX映射错误:“由于连接限制,无法打包寄存器XXX。”
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
ViTeX配置-可以在SelectMAP模式下菊花链式器件吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i VIETEX映射-默认的输入路径延迟元件使用正在改变。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGAExpress3.3:实例化IFDX/IFDXI或OFDX/OFDXI被写入NETLIST作为IFD或OFD
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
2.1i nGnNO:常数在反编译HDL文件中变成挂网,导致时序仿真中的未知状态
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
对于RAM实例(如RAM16X4S)的5.1i ngDuBuff-UCF init字符串被忽略。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
FPGA编辑器2.1i – Watson博士/核心转储发生后,我退出后使用跟踪。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA编辑器2.1i -用弹出式菜单排序“ListVIEW”列不起作用
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i核心生成器:为分布式内存核心加载COE或MIF文件时,“……为可变基数指定的非法值10”
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
FPGA编辑器2.1i -在用未配置的COMPs路由网络时退出
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGA编辑器2.1i:Watson博士错误访问违反(0xC000 000),地址0x00 3652E0(编辑CLB/IOB/切片和保存)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础2.1i状态编辑器无法检查浮动许可证;永久性检查基础的许可证。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i COREGEN,CYIP2 -使用unZip V5.32提取导致“收缩方法不支持”和其他错误。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i在Solaris上打印的一般问题
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
2.1i VIETEX-MAP映射使用CKDLLF的不正确的JF设置
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
XPLA专业:Y2K准备
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
VIETEX BITGEN -为什么没有-T(连接未使用的互连)或-N(写绑定NCD)的ViTEX?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
TrCE/时序分析器2.1i:具有周期约束的时钟DLL出现在报表中,就好像它们不受约束一样。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
VLTEX-什么是CykDLL/DCM上的“因子yj-jf”因子?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
2.1i NGDNNO警告:NGDEXPANDER:5启动符号…可以忽略不计
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F2.1I示意编辑器:如何添加PWR和GND符号,现在“电源符号”按钮已经消失。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD XPLA——ABEL和PHDL有什么区别?
1
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
CPLD CulsRunterⅡXPLA3-是一个弱上行电阻器需要一个CurrSnter JTAG菊花链?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
3.1i WebPACK XPLA CPLDFit警告5605:不支持UCF中的“TimeScript”语句/约束。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
CPLD CurrRunsXPLA-在HW-130上有CoolRunner CPLDs的支持吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
3.1ISP8JTAGProgrammer-错误ProgramXC957 2XV和XC9528 8XV
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
270
271
272
273
274
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
414
阅读
24.6W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则