首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
V2.1i COREGEN,WVVIEWVIEW V7.53:如何将核心生成器V2.1i集成到WorkVIEW Office VIEW绘图菜单中
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
示例:如何在GUI、VHDL代码或TCL脚本中锁定I/O引脚。
xilinx_wiki
6年前发布
70
0
0
xilinx_wiki
导师-我不能检查或转换我的老4K(4000非E)的示意性设计,以4KE或4KX使用A1.5或更高版本的Xilinx设计工具
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
5.1i时序仿真,ngDANNO -什么是XySUH组件插入到注释的仿真网表中的目的?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i基础COREGEN:COREGEN可能无法定位Windows上的基础安装目录
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V2.1i COREGEN,Windows 95/98:COREGEN启动了DOS窗口,它仍然保留在Windows桌面上
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
7.1i CPLD Pin 2UCF-什么是“B:”或“S:”指示在我的UCF文件?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
V1.5 COREGEN,VIETEX,块RAM块RAM生成的EDFF仍然包含“<>当“()”或“[]”时,总线分隔符被指定为所需的分隔符。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础项目管理器-实现按钮是灰色的,没有实现选项可用
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.i SPARTAXL映射:异常访问违反:0x000
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
基础Express F2.1i:何时支持“零一热”综合选项?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
库指南:CB2CLD、CB4CLD、CB8CLD、CB16CL真值表对于TC和CEO输出是不正确的
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
3.1i Webpack JTAGProgrammer-错误解析“ISP9500 DEF”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V2.1i COREGEN,UNIX:核心生成器不自动加载CAREGEN.PRJ文件在其启动目录中。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
V2.1I CCOREGEN:每个核心生成器项目文件的名称必须是“COREGEN。PRJ”。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V2.1ICOREGEN:更新项目核心:选择和取消选择要更新的特定核是非常缓慢的
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V2.1i核心生成器-当双击用于调用模块定制时,GUI可能是不稳定的和/或延迟的。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i安装:删除1.5 i软件后未找到设计管理器
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1i CalEGEN用户指南,MTI,VHDL流程:“错误XXXMyADDR8 .VHD(20):在VHDL测试平台示例中接近MyADD88Top-Topy期待组件”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
PROF-XC18V00——我如何在SelectMAP(并行)、Express(并行)和串行模式配置之间进行选择?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
PROM XC18V00 -什么是安全(读保护)选项,它是如何选择的?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1I COREGEN,F2.1I基础,NGDBug:未扩展的块错误…因为块上有一个或多个插脚…没有找到
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
*过时的*见Xilinx答案16741的影响解决方案PROM XC18V00 -什么是用于Program1800个PROM的方法?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
示例性频谱1998.2将实例化的OFDT上的GSR连接到公共地,导致一些裁剪。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
示例-频谱1998.2不推断具有同步设置和重置的Xilinx ViTeX触发器。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1CerEGN用户指南,Verilog:“错误!以前声明的模块名“/Verilog父设计示例不正确”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V2.1CReEGEN:如何移除2.1i核心生成器项目
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V2.1CReEGEN:如何获得2.1i核心生成器软件的副本
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i基础-“PCM:不能删除修订:Rev1”消息在项目管理控制台中报告
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
2.1i时序分析器:TA只生成没有先进分析的路径的约束的摘要报告。
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
281
282
283
284
285
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则