首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
SyPrime-“xCMAP.C:错误:原始视图:PRIMLIB Z(PRIM)未处理”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
F15J:问题安装服务包1或2到F1.5 J(日文版)只针对日本客户
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGA /设计编译器1999.05使用SyLIBS设置产生警告UISN-26
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
在Xilinx PCI设计中,顶层层次结构可以被修改吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.5 i Service PACK 1安装:从ExpExt31.EXE中提取FPGAExp.ICO时的“腐败柜文件”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
400XLA和400XV族的功率估计
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
FPGAExpress3 .x:错误:目标“L”在使用IEEE.NigICIOSTD(HDL—40)时在例程“=”行490中与分配值不兼容
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
使用9500个综合的FDCE或FDPE支持
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
F15ISP1:当ABEL综合引擎运行在NT 4 SP3时,TKWDOG过程冻结计算机(打开项目、语法检查、综合、添加到项目)
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5 IS1:基础原理编辑器:错误读取文件/错误写入文件/读取文件[文件名]失败/写入文件[文件名]失败。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
基础Express:如果项目被移动,则不会找到用户库的VHDL文件
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
LogICORPCI-在我的目标应用程序中,StultIO被断言,SY项低,SyRead为高。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 i XC400 0xL PAR路由器无法满足TBUF网络的时序,但重新路由是成功的。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.5 i1 SP1-9500 XV自动选择在当前版本中不自动工作
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1i设计管理器-非时序驱动的ViTex/ViTeX-E/SpartanII的实现可能导致较低的设计性能
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.5 IS1,Express 3.1:为XC400 0xLA系列列出的错误速度等级
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
FPGAExpress:在HDL设计中实例化OBUFE时插入OBUF
xilinx_wiki
6年前发布
36
0
0
xilinx_wiki
示例:升级后从频谱1998年2D构建5.94到1998年2D构建5.103我的项目现在目标Spartan保存项目的目标是VIETEX?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
安装1.5 I:安装“服务包”或其他更新错误“解压缩时的系统错误”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
示例频谱:Read给出:HDLyFr.V.V.,第14行:错误,空端口不支持
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
项目管理器M1:项目管理器(PCM)在打开/调用项目时消失
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ViTEX-ViTeX器件没有IFDS和OFDs
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
F1.5 i Service PACK 1安装:在移动数据过程中发生错误:- 113
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
M1.5:约束编辑器:引用其他TimeScript的TimeScript显示不正确
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
F1.5 i Service PACK 1安装:在移动数据过程中发生错误:- 115
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
F1.5 i Service PACK安装:“安装设计工具更新时找不到程序位置”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
ViTeX配置——在SelectMAP模式中配置多个VixTeX器件
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.5i 4kx*MAP- FATALHOLL错误:XVKMA:XVKMAPER。C:1691: 1.113不能满足COMCP H14/H57/I610/$1I106/$1I64进程的LOC/RLOC约束将终止。不能满足LOC/RLOC约束的COMPP H14/H57/I610/$1I106/$1I64进程将终止。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VIETEXJTAG-如何通过调试选项配置JTAG配置ViTeX器件
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F15IYSP1/950XV–可以在9500 XL下拉菜单下找到
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
294
295
296
297
298
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则