首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 410
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
1.5 I SP2 CPLD封装- BG256封装增加9528 8xL和9528 8xV
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
M15I SP2 XC400 0XV时序- XC400 0XV时序分析错误报告20~NS延迟数据输入到因弗。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5 i SP2 VIETEX PAR PAD报告不正确报告VREF引脚
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.5 I SP2 X400 0XV定时-一些错误的速度值已纠正在XC400 0xV速度文件。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.5 i SP2 VIETEX映射-不能满足CC/8CE和FDRSE设计的LOC/RLOC约束
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.5 i SP2 HITop-HITOP未能选择9536XL和957 2XL器件在自动选择模式。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
在VREF引脚上不能启用1.5 i SP2 VIETEX BITGEN下拉。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.5 i SP2 HIPOP -错误:C244- [内部错误]损坏的分区产品项。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
M1.5 I SP2 XC400 0XV定时- PAR DOE不优化路由,由于速度文件问题。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5 i map – FATALHOLL错误:xvkMA:xvkMaPer-c:1691: 1.113不能满足LOC/RLOC约束
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5 i SP2 VIETEX PAR内部错误:BASND: BasNealTime.C:251:1.25.1.2内部延迟计算器失败
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1I COREGEN:COREGEN 2.1i显示在多用户环境中可用项目列表中的所有用户的所有已知项目
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5 I MAP——一个案例,其中PR -B选项降低了翻转和BUFT之间的反转。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
1.5 i VIETEX映射-应用错误:地址X的地址在地址X的内存引用
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
M1.5:TrCE警告:BASTW:使用非专用资源的544个时钟网络被发现
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
1.5 IS1安装在Solaris -警告!找不到文件XC400 0EX/DATAB/4028 EX.*
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGAExpress3.3:为VIETEX/E器件推断SRL16和SRL16E组件
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
12.1个约束——我可以在BSCAN元件上放置时序约束吗?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
1.5 i -一个新的包文件可用于纠正XC40150 XV-BG432中的引脚错误。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA Express 3.2 – Verilog预处理器可用于“IFDEF”、“其他”和“Endif”
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
NGDBug -“错误:基于:58或890行或以上的文件”RePIC.EDF“发生在我使用一个同步化的网表时
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
M15I EPIC——在向块中添加PIN时发生堆芯堆/分割错误
xilinx_wiki
7年前发布
66
0
0
xilinx_wiki
1.5 i ViTeX-MAP图给出了FATALL错误:XVKMA:xvkMasLice。C:5862: 1.101
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGA /设计编译器-XC400 0xV SyopSype综合和Design软件可供使用。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
CPLD 9500 /XL/XV冷却流道ⅡXPLA3- I/O接收器或源(驱动强度)能有多少电流?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础/联盟2.1i:CPLD安装的遗漏帮助文件
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogICORPCI-任何基址寄存器(bar)都可以用于I/O或存储空间吗?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
关于VREF的1.5 I PAR-PARS PAR错误:错误:XVKAP:61
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
2.1i在模板中设计编译器-Type。SypSysS.D.C.安装文件(PARSE-1)
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
1.5 I MAP – FATALHOLL错误:XVKMA:XVKMasLIC.C:4088: 1.101 – MultErrSersLes为FRAG COMP提供空插槽…
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
293
294
295
296
297
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
410
阅读
24.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则