首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
4.2i基础Schematic-不要使用示意编辑器工具栏中的电源符号(VCC,GND)
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
F1.5快讯:警告:来自
属于
没有相应的端口
关于设计。FE-LIK-7
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
VelTeX——如何在HDL代码中实例化CLKDLL
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
包装-塑料四方扁平封装(PQFP)的引线框架材料是什么?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F15/F1.5 I.基础:当试图执行项目管理器时,什么也没有发生
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.1i xST -“错误:xST:427 -无效的文件扩展名(.PATH \PATH等),用于输出格式NGC”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础项目管理器-“E:Y 0 dPM错误:项目创建/打开失败。无效项目
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
2.1I- EPIC/ FPGA编辑器:边缘解码器显示为Spartan和SpartanXL器件。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
FPGAExpress:在或接近令牌“BXX(VE-0))的语法错误
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FAST Express -版本3.1在F1.5 I Service PACK 1中可用
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
在基础1.xxx HDL流中实例化Xilinx库元件:在哪里可以获得接口信息
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
基础Express:无法找到许可证文件(-1,73:2)后安装1.5 i服务包
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M15I VIETEX VHDL SIMPRIM模型不适用于SRL16、SRL161、SRL16E和SRL16EA1模型
xilinx_wiki
6年前发布
53
0
0
xilinx_wiki
ViTEX/-E/-II/-II Pro/- 4/5 -当VCCO、VCCNT或VCCAUX在器件操作期间丢失时会发生什么?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
VIETEX,CCOREGEN:4K科雷根公羊和ROM可以针对ViTeX器件吗?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
基础F1.5 I – Service PACK 1在网络上可用
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
基础Express:不能在Synopsys项目中创建芯片
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
项目管理器:项目管理器按钮变灰了
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
如果使用了大量的BLKRAM,那么初始放置后,1.5 i VIETEX PAR PAR终止异常。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
VPTEX-在FPGAL编辑器中ViTeX器件的空站点I/O块是什么?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
M15I PAR:错误:XVKAP:50设计CONATANES网
被约束到不同行的TBUFS驱动
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5 I- NGDBug:错误:Basnu:192 – Lut2l符号…没有任何Program信息
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 I VIETEX图-分割故障
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
15i CPLD -957 2xLCS48封装可用性
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
1.5 i的PAR性能4062XLA-09设计低于4062XL 09。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i VyTeX-MAP- FATALLUBEY XVKMA:XVKMAPER:C:1691: 1.112不能满足LOC/RLOC约束
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M15I SPARTANXL定时-新的速度文件可用于SpartanXL在Service PACK 2。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 I SP2 XC400 0XV PAR -大多数路径在400xV的八进制线路不被表示为缓冲。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
在同一设计指导下,1.5 I杆导向器无法匹配CAMS。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i VIETER PAR路由器是路由骨干网到IOB CLK引脚不正确。
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
295
296
297
298
299
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则