首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
1.5 i ViTeX回注释-物理背靠背注释(N.GM)中的仿真错误,原因是映射的时钟重命名。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5 i定时-需要VITEX名称对应于数据表的一些更改。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 I定时映射器不包括时钟网络TNM中的两个BRAM的一半。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.5 i ViTEX计时-计时工具不理会Duty-Cyclix校正参数。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.5 i ViTeX定时-定时引擎错误地在ViTeX中传播2个CKDLL的周期。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
MLI I Time-如果CLDKV具有非整数值,TW不能正确分配净周期。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i PAR-A设计与误差不符:XVKAP:62 – IOB IOBUFAGP与SelectIO标准不兼容…
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i回注- MUXF6由于映射问题没有被正确注释。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i的PAR放置错误与在引导PAR中使用进位逻辑有关。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i PAR-PAR永远不完成路由器资源预分配
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
当I列表和单个LOC CST应用于TBUF集合时,1.5 i VIETER PAR Per-SEG SEG故障。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
数据表:XC9536CS48在数据表中的绑定似乎与XC9536XL CS48不同。
xilinx_wiki
6年前发布
66
0
0
xilinx_wiki
水平长线的1.5维ViTeX计时速度被低估了。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
1.5 i映射-运行时间错误-纯虚调用
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5i与MPRPR的MPRPR在第一次传球后得到较差的结果。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
XI XX13XLA,X4062XLA和X4085 XLA的初始速度文件是适用的。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5 i时间-新的VixX速度文件可在1.5 I服务包2。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5 i VyTeX计时-当尝试创建时间组“DLL”时PAR问题警告
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i VyTeX背面注释-CKDVVY分割和DyyyCyCyLy仅在物理网表中进行校正
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 I VITEX PAR砂纸挂在ViTeX设计上。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 I SP2位-比特流为400x*和SpTANXL位流是不正确的IFD与时钟使能。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i VIETEX PAR警告:BASDP:117 -忽略约束< >因为没有找到站点- VyTeX禁止语法
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5 TrCE,警告:BASTW:169 -此信号的脉冲宽度小于最小脉冲宽度。
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
FPGAExpress:退出虚拟内存错误。SyopSO内部错误217
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
SpartanXL——我如何估计SpartanXL中的能量?K系数是多少?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
JTAG——在JTAG链中配置多个器件,需要缓冲TMS和TCK吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
1.5 i VITEX-MAP- VITEX映射在成功写入输出文件后崩溃。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 I PAR内部错误:BASPL:BasPbSCOR.C:614: 1.21
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
1.5 i VIETEX映射-错误:BASTE:301:组件D上的R0C0.S1的RLoC值创建宏,该宏对于器件来说太大
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
4.1i LogiBuxx——没有Sptri II和ViTeX(或更高)器件的LogiBoLx支持
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
296
297
298
299
300
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则