首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 409
关注 118
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
SyopSys: 1998.02:COMPILIONFIXIOFIONEXPORTURNET变量是过时的。
xilinx_wiki
7年前发布
55
0
0
xilinx_wiki
国家F1.5,状态编辑器:在将设计从F1.4迁移到F1.5之后,使用了错误的VHDL库
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
基础F1.5:独立设计管理器不显示当前项目状态
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F1.5基础:默认仿真模板设置为“泛型EDFF”
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础F1.5仿真器,VIETEX:VIETEX仿真与基础仿真器不完全运行。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F1.4/1.5:在从Meta MAMOR(XVHDL)移动到Express时修改库
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
2、FPGAExpress- FPGA Express不保存实例化的FMAP/HMAP/LUT原语
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F1.5基础:为Express HDL设计选择默认FSM编码方案
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
导师图形,PLDYDA——如何进入TIG约束
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
FPGAExpress-属性传递可从3版开始
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
F1.5:ViTeX配置阶段-项目管理器报告执行错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
基础Schematic捕获:信号和实例名称的有效字符
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA Express——我如何在我的HDL中实例化Xilinx库元件(原语或宏)?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
M1.5:约束编辑器:按F1给出帮助文件过期的消息。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
ABEL-“警告L0/C0:仅
由于
“哪些文件包含测试向量结果?”
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
M1.5:约束编辑器:在排序任何端口选项卡列后进入快速/慢速给出Watson博士错误
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
FPGAExpress- STDLogLogic矢量加减法需要哪些库?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FPGAExpress:如何分配标准逻辑向量作为十六进制或八进制值
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
MX XEPIC-如何添加探针到禁止IOB?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
A1.4/F1.4映射在XC400 0xL设计中异常终止。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
A1.4/F1.4-环境变量被添加到3K映射器中,使MAP忽略无效的Cbmap而不是致命错误。
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
4.2i基础-我如何以基础的方式运行多个布局和布线?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i基础-项目管理器挂起当一个实现被调用
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
M15I/2.1I:Trace:Trace/Talm分析仪电路环路信息
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
FASTExpressF1.5 -从1.4到1.5的Express项目迁移
xilinx_wiki
7年前发布
62
0
0
xilinx_wiki
4.2i基础HDL编辑器-我无法从HDL编辑器综合顶级VHDL或Verilog文件
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
1.5基础-升级/迁移前F1.5项目到F1.5
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
F1.4项目管理器:在启动基础上,Maager“找不到c:\fNdtn\bin \nt\Cord.com”出现。
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
F1.4项目管理器:网表创建失败。尝试在图解编辑器中导出NETLIST到EDIF。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
4.2i基础——“不能复制具有不同名称的Xilinx项目”在复制基础项目时出现警告
xilinx_wiki
7年前发布
1
0
0
上一页
1
…
310
311
312
313
314
…
368
下一页
跳转
118人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
409
阅读
24.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则