首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 378
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
电缆-并联电缆III(JTAG电缆)将接受5V、3V或2.5V电源。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
A1.4/M1.4 PAR -致命错误:X45 NC:x45 NcNo.C:1307:1.25 – BEL PWRYGNDY241发现解压缩…
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
M1.4 MAP- FATALHOLL错误:X4KMA:X4KMAGRCLAPS.C:1001:1.90.128-在PACKLULTFROP()中没有可用的路由与H输入引脚8交换:
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
早期访问A1.5:没有约束编辑器可用,“由于安装不正确而丢失”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V1.4.0 COREGEN,安装,法国WiNoWS95:“文件,需要的DLL,MSVCR.DLL没有找到”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
3.1IXC9500系列HIPOP禁止属性不排除“可Program接地引脚”选项的引脚
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
V1.4.0 COREGEN,VF1.3基础:“在COREGen中生成内核时调用未定义的Dyalink”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
61I CPLD XC9500系列-领带和PGND在fitter报告中意味着什么?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
4.2i基础仿真-我如何创建一个“LED(7 SEG)图纸”的示意图灯在仿真?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
错误:TimeSimSim.VHD(132):不能以模式赋值给对象:CE。MTI时序仿真
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
如何在MTI或QuasHDL中仿真示例编写的VHDL语言。后综合预构
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.4 XC400 0xV包文件更新将BG432包添加到XC40125XV器件中。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.x:有没有办法访问FPGA中的垂直长线(使用UCF或PCF约束)?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.4 MAP-输入信号驱动两条路径被损坏。
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.1IMAP -“FATALOLIGRATIO:X4KMA:X4KMACKNFOF.C:786: 1.24 – CKYFO:SITEARLY超载:PGE1 $1P/PGE1 $I135。”
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.4 MAP- FATALHOLL错误:X4KMA:X4KMAARRY.C:2242.1.122.128-非法调用交换
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
如何在HDL(Verilog/VHDL)中推断同步(单端口/双端口)RAM?
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
M1.4 PAR-DRC不正确地发布关于DPRAMD1引脚未使用时的警告。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
TrCE M1.4.12:不正确的最小周期和最大频率报告。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
M1.4:警告:X4EDR:21块检查:CLB“FrFi3ALISMMIGTrUpUpUpDUP”被配置为使用G LUT作为RAM,但是D1和WE线使用相同的PIN,这可能会导致D->我们设置违规。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
FPGA能与外部晶体振荡器一起用作放大器吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.4 EPLD适合HITOP-华生医生WINDOWS NT:HITop.EXE
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M15/XAc:NGDBug/CSSTRANT:为什么有时可以使用NST代替PAD网络
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
F1.4示意图:“从NETLIST创建示意图”从XNF文件中失去符号
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器-不是所有的信号都列在组件选择窗口中,我如何查看所有信号?
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
M1.4映射-无法RLoC TBUFS到第0栏:错误:BASTE:117 – RoLoCo原值…
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.4映射-映射创建时间错误的PCF文件。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
SPROMS – XC1700 E/EL已取代XC170D/L(达到17256D/L商业和工业等级)
xilinx_wiki
6年前发布
42
0
0
xilinx_wiki
NGDBug、XNF2NGD和EDFF2NGD“坏部件类型”错误
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
MTI:StUBUF未正确连接的功能仿真可能导致错误
xilinx_wiki
6年前发布
2
0
0
上一页
1
…
315
316
317
318
319
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
378
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则