首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 432
关注 125
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
M1.4 MAP- FATALHOLL错误:X4KMA:X4KMAARRY.C:2242.1.122.128-非法调用交换
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
如何在HDL(Verilog/VHDL)中推断同步(单端口/双端口)RAM?
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
M1.4 PAR-DRC不正确地发布关于DPRAMD1引脚未使用时的警告。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
TrCE M1.4.12:不正确的最小周期和最大频率报告。
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
M1.4:警告:X4EDR:21块检查:CLB“FrFi3ALISMMIGTrUpUpUpDUP”被配置为使用G LUT作为RAM,但是D1和WE线使用相同的PIN,这可能会导致D->我们设置违规。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
FPGA能与外部晶体振荡器一起用作放大器吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.4 EPLD适合HITOP-华生医生WINDOWS NT:HITop.EXE
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
M15/XAc:NGDBug/CSSTRANT:为什么有时可以使用NST代替PAD网络
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
F1.4示意图:“从NETLIST创建示意图”从XNF文件中失去符号
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
4.2i基础逻辑仿真器-不是所有的信号都列在组件选择窗口中,我如何查看所有信号?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
M1.4映射-无法RLoC TBUFS到第0栏:错误:BASTE:117 – RoLoCo原值…
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
M1.4映射-映射创建时间错误的PCF文件。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
SPROMS – XC1700 E/EL已取代XC170D/L(达到17256D/L商业和工业等级)
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
NGDBug、XNF2NGD和EDFF2NGD“坏部件类型”错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
MTI:StUBUF未正确连接的功能仿真可能导致错误
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
M1.4 CPLD HITOP -不正确的逻辑生成。
xilinx_wiki
7年前发布
5
0
0
xilinx_wiki
FPGAExpress:约束GUI使用较低级别的HealLogic时钟名称
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
基础原理编辑器:Schematic编辑器有多重撤销能力吗?
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
基础Schematic:当使用撤销时,表设置中的日期为何总是更改
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
V1.x核心生成器,NGDBuild,(VIETEX块RAM)-“错误:BASNB Pin错配”。如果我的选择之一是VHDL或Verilog实例化模板,我不能选择NETLIST总线分隔符格式。
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
如何改变HDL分析师使用的颜色?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
SPLPLIIN:“强制GSR用法”的条件-生成启动块?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.4通用XC400 0XL速度文件升级为4013XL、4036XL和4062XL增加了08级速度。
xilinx_wiki
7年前发布
1
0
0
xilinx_wiki
98数据手册:Xilinx有XC4028 EX或X4036EX部件在-1速度等级吗?
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M15I/2.1I:布局后时序报告:内部时钟没有歪斜警告
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.5,M1.4 MAP,COREGEN -错误:X4KMA:387 -不能遵守设计约束,需要将下列符号组综合单个CLB:在RoC COREGEN RAM,FIFO的
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
M1.4 MAP- FATALHOLL错误:X4KMA:X4KMACHRONGD.C:82: 1.17 -FLUT映射
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
科瑞根:SystemLINX是什么?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
基础Schematic:如何向基础符号参数列表添加参数
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
V1.5 COREGEN:COREGEN.IN变量
xilinx_wiki
7年前发布
4
0
0
上一页
1
…
316
317
318
319
320
…
368
下一页
跳转
125人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
432
阅读
25.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则