首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 378
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
A1.4/F1.4映射错误:x4kMa:312以下符号不能被约束
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
V1.5 ColeGEN,HP:当在ColeGEN上调用ColeGEN时,不会显示文件夹图标,Solaris上显示GUI
xilinx_wiki
6年前发布
82
0
0
xilinx_wiki
3.1i为DLL VIETEX设计报告的TrCE定时环路
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
12.1时序-我不能创建一个TimeScript,包括FPGA架构上的TDO/Md1引脚
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
导师图形/M1/A1-改进跨层次探索的建议
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V1.4COREGEN:如何安装DCFT/FFT核心ZIP存档的预C1.5版本
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
V1.COREGEN:当ViTEX被选择为目标体系结构时,没有一个联盟核被灰色化。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
M1.5时序分析不使用TPTRUU比从
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
OrCAD Express:DRC检查在上拉和下拉组件上给出错误
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
V1.5核心生成器-哪些核心/模块在这个版本中被运送?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
OrCAD Express:使用Xilinx与Express联盟系列
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
OrCAD仿真:仿真错误消息:[Loo0885 ]实体“xxxx”未找到
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Orcad:将第三方Xilinx内核添加到Express项目中
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
OrCAD Express:使用TimeScript在Xilinx中设置全局属性
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
Orcad,xnfMy.xGuff:未能找到用户定义的子层次
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
OrCAD捕获:DRC Xilinx设计中端口失配错误报告
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
ORCAD捕获:采用V7.10和Xilinx M1的推荐设计流程
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
12.1个约束——我如何通过一个约束文件初始化一个RAM原语的内容?
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
OrCAD Express:分配PIN位置约束和其他Xilinx属性。
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
M1.5:约束编辑器:不会在Solaris中创建新的UCF文件。需要从外部的GUI创建一个GUI。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
映射:BASTE:263 – LOC约束对iPad符号无效,它被映射到以下站点类型:CLKIOB
xilinx_wiki
6年前发布
18
0
0
xilinx_wiki
4.2i基础状态编辑器-我可以创建多个同名的状态,并通过名称连接它们吗?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
Orcad:从捕获中通过XACTSTEP6进行设计,以仿真
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
OrCAD仿真:错误:“不能创建文件…”在转换XNF到VHDL时发生
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
V1.5 COREGEN,LogiBuxx,VyTeX:ViTEX-ROMS和SelectRAM(分布式RAM,双端口RAM,单端口RAM,同步RAM)生成支持
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
FPGAExpress:包含PASS分组错误的子路径
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
OrCAD仿真:“转换XNF到VHDL”时“翻译失败”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
OrCAD Express:ROM输出在功能仿真中仍然很低
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
OrCAD Express:Xilinx M1的定时仿真不包括默认的全局重置
xilinx_wiki
6年前发布
27
0
0
xilinx_wiki
导师,PLDYEDF2TIM-“错误线2非法标识符”15从综合中遇到的
xilinx_wiki
6年前发布
13
0
0
上一页
1
…
314
315
316
317
318
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
378
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则