首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 377
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
12.1定时关闭-时序分析器如何列出定时错误的数量?
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
基础Schematic编辑器F1.4:$数组=Y属性创建Y实例,而不是Y + 1。
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
M1.4TrCE:警告:XVKTW不是本地化的
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i,V1.5,V1.4CordEN:CIEGEN支持的第三方CAE平台和M1版本
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
2.1i,1.5,V1.4CeleGEN:如何永久设置COREGEN的默认输出格式
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
A1.4/F1.4- PC在放置高密度器件时只有PAR崩溃(>=4085×XL)。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
A1.4/F1.4 MAP- FATALL错误:BASTE:BASTETSPEC.C:982.1.67.142–NCYBEL…
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
A1.4/F1.4 5200 MAP- FATALLION错误:BASTE:BaSTARPSEC.C:33 3:1.1
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
A1.4/F1.4映射将错误的LUT输出连接到FFY D输入
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
基础图F1.4:选项->替换符号替换符号的所有实例
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
2.1i COREGEN,WordPad:“文档XXXX正在被另一个应用程序使用,无法访问。”/核心生成器不在XCO文件上释放它的“锁定”。
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
FrEGEN V1.4.0,F1.3基础:“安装COREGen V1.4.0”基础F1.3中网表创建过程中的“无效调用到DLL”错误
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.4 MAP- FATALHOLL错误:BASPM:BASPMDEVKEY。C -无法加载文件或重写文件“MAPL2PPIN。ACD”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
3.1i核心生成器——如何为VHDL设计生成基础功能仿真文件?
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
V1.4.0 COREGEN:“参数值不在允许范围内”
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
基础仿真器:如何在一个页面上打印更多的仿真时间。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
HW-130:1701/17512Program问题与4.30版算法
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
基础,ESPRAN VHDL教程:无法安装/使用在一个联网的CD-ROM驱动器
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V1.4.0 COREGEN:V1.4.0版本中的新内容
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
WOV7.4,M1.4,5200:错误:BASTE:266对于CYMUX/FDCE的“RLoc”参数需要扩展。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
CAREGEN:仿真SDA FIR滤波器的技巧
xilinx_wiki
6年前发布
5
0
0
xilinx_wiki
* ObSeleT*BG-432封装引脚信息错误
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
V1.5,V1.4核心生成器-我如何获得新的内核,软件增强和补丁?在V1.4.0P1补片中可用的SDA FIR滤波器模块
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
V1.5,V1.4 COREGEN,NGD2EDF:NGD2EDF:FATALOLIOR: BASPM:BASPMDLM.C:99:1.18—DLL库
不存在
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
F1.4示意图:如何在不影响原始源文件的情况下导入和编辑宏
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
98数据手册:BG352、BG432在10-34页的包装图显示不正确的PIN订单
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1.4 LogiBuxx-map可以将5K LogiBuxx加法器CysMUX转换为FG MUX,并将缓冲区放入其中。
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Spartan-Spartan器件的足迹与400 0E/XL器件兼容吗?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
M1NGDBug错误51:上线或以上…在设计EDF中,使用导师流
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
基础,映射:从基础Schematic捕获的设计中移除(裁剪)过多逻辑。
xilinx_wiki
6年前发布
3
0
0
上一页
1
…
318
319
320
321
322
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
377
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则