首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 466
关注 135
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORE IP视频缩放器3.0 – 为什么使用pCore接口时视频缩放器如此之大?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
12.4 PlanAhead – 打开项目结果为“ERROR:[#UNDEF]找不到文件:/runs.xml”
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP以太网AVB端点v3.1 – 时序仿真偶尔会超时
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
LogiCORE IP以太网AVB端点v3.1 – 针对Spartan-3器件时偶尔会出现时序错误
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
13.1 PlanAhead – TIG路径列在Unconstrained Paths下
1
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Coregen Multiply Accumulator v2.0 – 当输入无符号时,输出对于8×8 MACC不正确
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
7系列MIG DDR3 SDRAM – PHY命令(mc_cmd)如何与ddr命令信号(mc_ras,mc_cas等)一起使用?
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
13.1 EDK – 我可以使用ModelSim PE或Questa代替ModelSim SE进行EDK仿真吗?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
UG347 – GPIO开关标记错误
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
用于PCI Express的7系列集成模块 – 仿真链接需要很长时间
xilinx_wiki
7年前发布
18
0
0
xilinx_wiki
13.1 PlanAhead – 错误:不允许从edif文件中删除约束
3
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
13.1 PlanAhead – “错误:[HD-DB 2]没有网表文件被标记为可重配置模块的文件集中的顶级网表”
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
12.x PlanAhead – 工具是否递归搜索添加的目录?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
13.1 EDK – 默认ML605 Base System Builder项目失败时序约束
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
13.1 PlanAhead – PlanAhead无法启动 – dirname:额外的操作数
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
13.1 PlanAhead – 取消CORE自定义GUI失败
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Planahead – 我无法在相关系列中设置部件兼容器件
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
13.2 PlanAhead – 将“.xise”导入PlanAhead工具不会将“.ngc”文件添加到项目中
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
约束 – 约束文件中支持哪些通配符?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
部分重新配置 – MAP和PAR报告的全局时钟资源不同
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
13.1 PlanAhead – RM属性面板显示所有可重新配置模块的Blackbox
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.1 PlanAhead – 将结果写入文件失败,出现ERROR:[HD-Tcl 103]无法写入文件
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
13.1 EDK – 如何将自定义make和Tcl文件迁移到新的GNUWin环境?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Aurora 8b / 10b v6.1 – Spartan-6从站中的通道绑定未在与主站相同的磁贴中正确分配
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.1 PlanAhead – RM错误地允许多个UCF文件
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
13.1 PlanAhead – 无法从项目中删除可重新配置的模块源
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.1 PlanAhead – 关于.mif文件的ISIM错误 – 错误:HDLCompiler:1030 – 无法打开文件’inpfile’
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
13.2 PlanAhead – PlanAhead工具是否支持Verilog Path设置中的相对路径?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
13.1 PlanAhead – [HDLCompilers 26]“”Line#找不到verilog包含文件’xxx.vh’
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
PlanAhead – PlanAhead工具中提供了不可用的字体样式
xilinx_wiki
7年前发布
12
0
0
上一页
1
…
43
44
45
46
47
…
368
下一页
跳转
135人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
466
阅读
27.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则