首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.1 EDK – 在EDK / SDK中从Cygwin到MinGW的转换
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
7系列GTX收发器 – 如果未使用QPLL,您将MGTVCCAUX连接到什么位置?
xilinx_wiki
6年前发布
66
0
0
xilinx_wiki
13.1 PlanAhead – 无法在PlanAhead工具中交换进位链
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
ISE SmartXplorer – SmartXplorer报告的时间分数与PAR报告中的时间分数不同。
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
您如何在Xilinx.com上查看链接的CR的状态?
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
13.1包 – “错误:包装:2938 – ”IOB33“组件不能放在这个特定器件中。”
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
LogiCORE IP视频缩放器v3.0,v4.0 – 为什么在选择恒定模式时,视频缩放器总是生成四个阶段?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
MIG 7系列DDR3 SDRAM – Vccaux_io的使用和要求
xilinx_wiki
6年前发布
522
0
0
xilinx_wiki
13.1 Planahead – 无法在项目窗口中查看源
xilinx_wiki
6年前发布
26
0
0
xilinx_wiki
Spartan-6 MCB的设计咨询 – 取消VCCINT限制以达到最高DDR3数据速率
1
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
13.1 PlanAhead – 如果“.ucf”文件中存在语法错误,则忽略约束
xilinx_wiki
6年前发布
46
0
0
xilinx_wiki
LogiCORE Reed-Solomon编码器/解码器v7.1 – 核心是否有任何示例?
xilinx_wiki
6年前发布
42
0
0
xilinx_wiki
13.1 XST – 错误:HDLCompiler:40 – “sourcefile.vhd”第XX行:my_entity不是实体
1
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
13.1 EDK,AXI_Ethernet_v2 – 在没有TVALID和TREADY的情况下通过TLAST断言传输节流错误
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
13.1 EDK – plbv46_axi_bridge v2.00.a – 错误:MapLib:979 – LUT4符号
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
ISE – ISE Labtools安装的内容包括哪些内容?
xilinx_wiki
6年前发布
63
0
0
xilinx_wiki
ChipScope – 是否支持所有器件的启动触发器?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Planahead – 如何将Pblock设置为仅由一个模块使用?
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Modelsim错误 – 无法在分层名称中找到“PLL_LOCKG”
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
13.1 EDK – 我无法在Windows XP / 7中为XAPP1026生成“image.mfs”文件
xilinx_wiki
6年前发布
25
0
0
xilinx_wiki
LogiCORE FIR编译器v6.2 – 如何使用正确的通道排列输入数据
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
PlanAhead – 我在哪里可以获得子模块的资源使用信息?
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
13.1 PlanAhead – “错误:createCore(chipscope_ila_v1_03_a):例如尝试创建重复的核心…”
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
13.1 EDK – 我在哪里可以下载CoreConnect BFM覆盖?
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
7系列,BitGen(13.2及更高版本) – “错误:Bitgen:342 – 此设计包含未限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚”
xilinx_wiki
6年前发布
92
0
0
xilinx_wiki
13.1 PlanAhead – 如果在32位Windows上运行,则SSN预测器边距不正确
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
7系列MIG DDR3 SDRAM – 高范围(HR)存储区中是否需要DQ和DQS上的外部端接?
xilinx_wiki
2年前回复
49
1
0
xilinx_wiki
ncelab:* E,CUVHNF(./。v,|):’glbl’的分层名称组件查找失败
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Kintex XADC支持
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
ML510 – UG356中的SW2引脚分配不正确
xilinx_wiki
6年前发布
10
0
0
上一页
1
…
44
45
46
47
48
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则