首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 466
关注 135
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
13.2 EDK – 生成BSP时出现“ERROR:xget_value值:提供了NULL句柄”
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
13.4 PlanAhead – 在实现运行之间不保存Bitgen选项
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
LogiCORE CPRI v3.2 – 在哪里可以找到基于EDK的CPRI或CPRI多跳参考设计?
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
13.2 EDK – AXI用户逻辑主机是否支持大于12的长度?
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
13.2 Kintex-7 GTX IBERT – IBERT核心不允许CPLL以6.6 Gbps运行
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
13.2 EDK – XilIsf v2_03a在doc文件夹中有一个较旧的pdf
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
13.2 EDK – 如何将AXI_EMC添加到MicroBlaze处理器缓存区?
xilinx_wiki
7年前发布
33
0
0
xilinx_wiki
LogiCORE IP三速率串行数字接口(SDI) – 三速率SDI内核是否提供定时参考信号(TRS)错误检测?
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
13.2 PlanAhead – 使用零件兼容性时不禁止某些Bank
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
MIG 7系列DDR3 / DDR2 – 从现有PLL资源生成参考时钟
2
xilinx_wiki
7年前发布
101
0
0
xilinx_wiki
ChipScope Analyzer – 将波形导出为PDF时,将截断长信号名称
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
由于“java.lang.OutOfMemoryError”错误,Chipscope – 核心插入器在转到ILA参数页面后冻结
1
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
MIG 7系列v1.2 DDR3 – 在UG586中未记录SIM_BYPASS_INIT_CAL选项
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
Spartan-6 FPGA SP601评估套件 – 电路板上的Spartan-6是CS324还是CSG324封装?
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
许可 – Xilinx许可证配置管理器(XLCM)无法从Linux中的Project Navigator GUI打开
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
13.2 EDK,PLB BFM – “错误:未找到区域:/ bfm_system / bfm_memory / bfm_memory / slave / slave / read_req_cmd”
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
配置 – 为什么PROM文件大小大于位文件大小?
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
13.2 ChipScope Pro – 插入器在针对Virtex-7器件时失败
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
7系列FPGA – LVDS_33,LVDS_25,LVDS_18,用于高范围(HR)和高性能(HP)I / O bank的LVDS输入和输出
2
xilinx_wiki
2年前回复
1057
0
0
xilinx_wiki
13.x PlanAhead – 在PlanAhead 13.x中重新创建项目所需的文件
xilinx_wiki
7年前发布
41
0
0
xilinx_wiki
用于LogiCORE CPRI的7系列集成包装 – GTXE2_COMMON使用模型更改
xilinx_wiki
7年前发布
61
0
0
xilinx_wiki
用于LogiCORE CPRI的7系列集成包装器 – TXOUTCLK和RXOUTCLK端口限制
1
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
13.3 EDK – EDK是否支持VCS仿真?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
许可 – 如何将我添加到电子履行帐户,以便为Xilinx软件和IP生成许可证?
xilinx_wiki
7年前发布
43
0
0
xilinx_wiki
MIG 7系列v1.3 DDR3 / QDRII + / RLDRAM II – 13.3不支持Synplify Pro
xilinx_wiki
7年前发布
68
0
0
xilinx_wiki
MIG 7系列v1.2 DDR3 – SIM_BYPASS_INIT_CAL =“OFF”仅支持硬件,不支持行为仿真
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
许可 – LogiCORE IP核许可问题?
xilinx_wiki
7年前发布
45
0
0
xilinx_wiki
许可 – 我的许可证升级后是否需要重新生成LogiCORE IP核?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
许可 – 如何检查LogiCORE IP Core许可证的状态?
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
许可 – 我是否可以将许可的LogiCORE IP核的网表分发给第三方以实施?
xilinx_wiki
7年前发布
8
0
0
上一页
1
…
56
57
58
59
60
…
368
下一页
跳转
135人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
466
阅读
27.7W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则