首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2012.1 Vivado HLS – 地址上的MUX没有实现互斥内存访问,并且报告:“@W [SCHED-69]由于资源有限(II = 1),无法在阵列’x’上安排’加载’操作”
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP DisplayPort v3.1(Vivado 2012.1) – 当目标语言设置为VHDL时,为什么Synthesis失败?
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
SelectIO Design Assistant:Xilinx IOSTANDARD属性和设置
xilinx_wiki
7年前发布
21
0
0
xilinx_wiki
SelectIO Design Assistant:性能
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
13.4 ISE / Spartan-6-PAR报告用于级联BUFG的本地时钟。
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
14.x PlanAhead – PlanAhead 14.x的已知问题
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
13.2 PlanAhead – 针对Spartan-3,Virtex-4和Virtex-5器件时,“工具”菜单中缺少“运行噪声分析”
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
14.1 PlanAhead – PlanAhead / scripts目录中的obsoleted.tcl和deprecated.tcl文件是什么?
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
Zynq-7000 SoC,ID – 不正确的PS系列IDCODE值
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
7系列FPGA GTH收发器 – 仿真运行时间长
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
14.1 EDK,AXI Quad SPI – AXI Quad SPI内核是否支持XIP模式下的AXI字节宽度访问?
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
7系列FPGA GTX / GTH收发器 – MGTAVTT / MGTVCCAUX无电源排序要求
xilinx_wiki
7年前发布
131
0
0
xilinx_wiki
Virtex-7 GTH串行收发器封装图修正的设计咨询
2
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
MIG 7系列DDR2 / DDR3 – Synplicity无法编译VHDL设计
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
LogiCORE IP乘法累加器(MACC)v2.0 – 为什么在仿真MACC时会收到OPMODE输入警告?
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
SelectIO设计助手:Xilinx I / O标准
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
14.x PlanAhead – 当目录包含亚洲字符时,IP目录不会向项目添加IP
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
PlanAhead – “错误:[Common-69]命令失败:由于环境设置问题导致IP导入失败……”
xilinx_wiki
7年前发布
38
0
0
xilinx_wiki
Vivado HLS – 在RTL导出评估期间使用什么工具?应用了什么约束?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
DDS Compiler v4.0 – 如何使用DDS生成可变频率方波?
xilinx_wiki
7年前发布
67
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.4 – 新功能:示例设计中的ChipScope,可寻址存储空间和统计捕获
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
MIG 7系列DDR3 – 多控制器设计可能会在某些配置中失败
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
13.4 EDK – MicroBlaze DMIPS与微控制器的使用
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
14.x EDK – 已知问题主答复记录
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Vivado Design Suite 2012 – 已知问题
xilinx_wiki
7年前发布
23
0
0
xilinx_wiki
14.1 PlanAhead – [HDLCompiler 1654]从未知模块实例化
xilinx_wiki
7年前发布
75
0
0
xilinx_wiki
MIG 7系列RLDRAM II – 缺少PHASER_IN约束会导致Placer错误
1
xilinx_wiki
7年前发布
144
0
0
xilinx_wiki
Virtex-7 FPGA GTH收发器 – 眼图扫描使用模式更改
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
Xilinx Vivado HLS解决方案中心 – 文档
1
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
13.2 PlanAhead – 已实现的设计不会与其实现的部分一起打开
xilinx_wiki
7年前发布
8
0
0
上一页
1
…
71
72
73
74
75
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则