首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Zynq-7000 SoC,SDIO – ADMA2模式无法在中止CMD发布时正确释放
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Zynq-7000 SoC,SDIO – 在CMD13完成繁忙之前传输完整断言
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
当CMD19正在进行时,Zynq-7000 SoC,SDIO – CMD13未正确处理
xilinx_wiki
5天前回复
17
1
0
xilinx_wiki
Zynq-7000 SoC,SDIO – ADMA2读取会破坏使用PIO模式写入的数据
xilinx_wiki
7年前发布
63
0
0
xilinx_wiki
Zynq-7000 SoC,USB – 当会话不再有效时,器件模式不会产生端口更改中断
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC,USB – 挂起位在端口进入挂起状态之前被断言
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Zynq-7000 SoC,USB – 软件复位后的第一个SOF可能已损坏
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
Zynq-7000 SoC,USB – 在高速主机模式下,NYET减少NAK计数器
xilinx_wiki
7年前发布
84
0
0
xilinx_wiki
Zynq-7000 SoC,USB – ULPI视口不适用于扩展地址
xilinx_wiki
7年前发布
56
0
0
xilinx_wiki
Zynq-7000 SoC,互连 – OCM交换机可以通过繁重的CPU / ACP流程体验饥饿
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC,定时器 – 全局定时器可以为同一事件发送两个中断
xilinx_wiki
7年前发布
27
0
0
xilinx_wiki
Zynq-7000,APU – 处理器可能会在未对齐访问跨越页面边界的第二部分错过观察点
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 遵循ASID交换机,可能发生错误的MMU转换
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 可能无法确保对同一存储器位置的读取访问顺序
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 当CPU和ACP访问相同的高速缓存行时,SMP模式下可能发生系统死锁
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
Zynq-7000,APU – MVA可能无法在内部可共享内存区域成功进行缓存线维护操作
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
Zynq-7000,APU – ISB指令在性能监视器事件0x0C和0x0D中计算
xilinx_wiki
7年前发布
42
0
0
xilinx_wiki
Zynq-7000 SoC,APU – ARM MainID寄存器在APB上没有别名调试接口
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Zynq-7000,APU – ARM指令在中止加载/存储后写入ITR时停止调试执行
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000,APU – 调试程序计数器采样(DBGPCSR)寄存器格式不正确
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 非精确中止可以在非可缓存读取上报告两次
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 在同一缓存线内重复的CPU存储指令可以延迟存储的可见性
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 不支持粘性管道提前位
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 未分配的内存提示指令可以生成未定义的异常,而不是被视为NOP
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
Zynq-7000 SoC,APU – MRC和MCR指令不在事件0x68中计数
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
Zynq-7000 SoC,APU – 由DAP控制器读取DBGPRSR或DBGOSLSR寄存器的访问可能会产生意外的未定义异常
xilinx_wiki
7年前发布
28
0
0
xilinx_wiki
Zynq-7000 SoC,APU – SO和Dev Reads功能的高优先级可能会导致可缓存读取事务的QoS问题
xilinx_wiki
7年前发布
52
0
0
xilinx_wiki
Zynq-7000,APU – 连续写入流可以停止读取同一存储区域的读取
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC,APU – L2缓存控制器可以预取4 KB边界,偏移设置为23
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Zynq-7000 SoC,DDR – I / O缓冲器不支持外部VREF
xilinx_wiki
7年前发布
19
0
0
上一页
1
…
73
74
75
76
77
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则