首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.3 – 背靠背事务中的Tvalid行为
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Virtex-7 XC7VX690T和XC7VX1140T初始和通用工程样本(IES和GES) – iMPACT验证失败,配置回读无法正常工作,除非实例化PCIe DRP
1
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
LogiCORE IP视频缩放器v6.00.a(Vivado 2012.1) – 为什么在使用Vivado Synthesis时我的输出总是被驱动为零?
xilinx_wiki
7年前发布
43
0
0
xilinx_wiki
Vivado综合 – Vivado Synthesis是否通过工作库支持VHDL实体中的Verilog模块实例化?
xilinx_wiki
7年前发布
39
0
0
xilinx_wiki
13.4 PlanAhead – 器件视图未在xc6vlx75tff781中绘制全局时钟IOB站点BEL
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
14.1 – EDK XMD – 在XMD上编程双处理器时,ARM CPU未正确复位
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
14.1 EDK – XMD不显示处理器编号
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
14.1 PlanAhead – 14.1 PlanAhead设计工具中没有hdi Tcl命令
xilinx_wiki
7年前发布
35
0
0
xilinx_wiki
Zynq-7000 SoC,AXI – AXI_HP访问OCM和DDR时可能发生死锁
xilinx_wiki
7年前发布
133
0
0
xilinx_wiki
7系列GTH / GTP – BUFFER BYPASS默认属性
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
7系列GTX IBIS – AMI型号高级使用模式
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Zynq – 板载QSPI控制器可以使用的最大闪存大小是多少?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
SelectIO Design Assistant – 通过片上终结调试硬件问题
3
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Zynq-7000 SoC,SPI – 在MIO的主模式下,SPI控制器在SS0信号断言时自行复位(仅限ES芯片)
xilinx_wiki
7年前发布
81
0
0
xilinx_wiki
Zynq-7000 SoC,DDR – LPDDR2动态时钟停止重启太快了
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
Zynq-7000 SoC,DDR-DDR3在退出自刷新后过早启动DRAM时钟
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
Zynq-7000 SoC,DDR – 控制器错误处理STREX指令
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
Zynq-7000 SoC,SMC – 带ECC的NAND可能不会在数据事务之间取消CS
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC,SMC – 潜在的SRAM / NOR数据错误
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
Zynq-7000 SoC,SMC – 具有ECC的NAND错过了单比特和一些双比特错误
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Zynq-7000 SoC,SMC – NAND ECC状态寄存器可能错误地报告一个时钟周期的故障
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
不支持Zynq-7000 SoC,DDR – DCI安静模式操作
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC,DDR – DCI不起作用
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP Video Scaler v5.0和v7.00.a – 为什么仿真时AXI4-Lite寄存器回读有时会失败?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC,PS时钟 – 系统时钟的软复位不会将时钟分频器一致地复位为默认值
xilinx_wiki
7年前发布
19
0
0
xilinx_wiki
Zynq-7000 SoC,调试 – ITM和FTM帧可能无法通过软件区分
xilinx_wiki
7年前发布
25
0
0
xilinx_wiki
Zynq-7000 SoC,SDIO – SD功能寄存器显示错误的Max_Block_Length值
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC,SDIO – DMA突发事务对齐和长度要求
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Zynq-7000 SoC,SDIO – 软件复位序列,以避免互连挂起
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
Zynq-7000 SoC,SDIO – 如果启用了自动CMD12,则可能会错误地发出第二个CMD12
xilinx_wiki
7年前发布
37
0
0
上一页
1
…
72
73
74
75
76
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则