首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
2013.x Vivado – 当安装路径包含unicode字符时,Vivado IDE无法打开
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
Vivado时序 – 无约束的时钟网络负载信息似乎不一致
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
2012.2 Vivado – 更改'run'名称会导致:错误:[Common 17-48]找不到文件:… / project_1/project_1.data/runs/synth_2/synth_2.psg
1
xilinx_wiki
7年前发布
397
0
0
xilinx_wiki
LogiCORE IP视频缩放器v7.01.a – 如果我没有将它们连接到我的视频时钟,为什么我的s_axis_video_aclk和m_axis_video_aclk输入在XPS中接地?
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
14.3 EDK – 我可以在PlanAhead和XPS中添加信号进行调试,并在ChipScope中观察结果吗?使用ChipScope分析PlanAhead和XPS信号的正确方法是什么?
1
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
BitGen – 如何使用.ll,.rbd和.msd文件确定从器件读回的寄存器值?
xilinx_wiki
7年前发布
37
0
0
xilinx_wiki
Zynq OS – 更新Linux器件树以反映XPS硬件系统
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC – PS DDR控制器
xilinx_wiki
7年前发布
53
0
0
xilinx_wiki
用于DSP 14.x的System Generator – 使用AXI4进行pcore生成时的共享FIFO输出数据宽度错误
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
3.6时钟向导 – v3.6时钟向导不记得我为CLK1,CLK2和CLK3输出定义的频率
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
14.7 MAP – 错误:包:2908 – I / O组件“oc192_1_rxd_p [4]”具有非法的IOSTANDARD
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
MicroBlaze处理器开发套件Spartan-3E 1600E版 – 已知问题和发行说明主答复记录
xilinx_wiki
7年前发布
7
0
0
xilinx_wiki
2012.3 Vivado HLS – 消息如何:“@W [SCHED-21]预计时钟周期超过目标”将被解释和解决?
xilinx_wiki
7年前发布
20
0
0
xilinx_wiki
Vivado – 有没有办法根据扩展名更改源文件的文件类型?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
2012.4 – Virtex-7 GTH IBERT默认不启用DFE
xilinx_wiki
7年前发布
3
0
0
xilinx_wiki
Virtex-5 – 器件上SPI / BPI PROM接口的IO标准
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Vivado – “警告:[Designutils 20-195]属性XLNX_LINE_FILE的不同位上的净冲突值(<> vs. <>)”
xilinx_wiki
7年前发布
38
0
0
xilinx_wiki
Vivado:为时序仿真生成的网表看起来像是基于UNISIM的网表
xilinx_wiki
7年前发布
55
0
0
xilinx_wiki
串行RapidIO v5.5 – 当“致命之前的额外链接请求”参数设置为“1”而不是2时,核心仅发送一个LREQ
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
串行RapidIO v5.5 – 如果内核同时接收PR和PNA,则不发送LREQ-IS
xilinx_wiki
7年前发布
6
0
0
xilinx_wiki
13.4 PlanAhead – 将现有IP添加到项目中,始终将IP内核复制到当前工作目录中
2
xilinx_wiki
7年前发布
47
0
0
xilinx_wiki
Vivado HLS 2012.3 / 14.3:“使用apcc编译器”选项在HLS 2012.3中不存在,如(UG902)中所述
xilinx_wiki
7年前发布
24
0
0
xilinx_wiki
14.x PlanAhead – “Open Elaborated Design”给出rdiArgs.sh:第95行:11085分段错误“$ RDI_PROG”“$ @”
xilinx_wiki
7年前发布
31
0
0
xilinx_wiki
11.2 EDK – “*** glibc检测到*** xpsgui:双重免费或腐败……”
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
如何在Vivado XSIM中创建.vcd文件?
xilinx_wiki
7年前发布
70
0
0
xilinx_wiki
2012.3速度文件 – 7K325T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
36
0
0
xilinx_wiki
2012.3速度文件 – 7K410T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
2012.3速度文件 – 7K420T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
17
0
0
xilinx_wiki
2012.3速度文件 – 7K480T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
32
0
0
xilinx_wiki
2012.3速度文件 – 7VX485T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
6
0
0
上一页
1
…
93
94
95
96
97
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则