首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
MIG 7系列 – 在Vivado中使用Synplify网表时需要更改XDC约束
xilinx_wiki
6年前发布
298
0
0
xilinx_wiki
Vivado约束 – LOC约束不支持Vivado中的范围
1
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
Vivado – 如何将HDL源文件添加到Vivado中的特定库?
3
xilinx_wiki
6年前发布
39
0
0
xilinx_wiki
Zynq-7000,EDK 14.2 – 睡眠功能可能导致时序错误
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Zynq-7000 SoC – 独立应用程序开发
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
ncelab:* W,MEMODR(.v):$ readmem默认内存顺序与IEEE1364不兼容
xilinx_wiki
6年前发布
77
0
0
xilinx_wiki
ISE Design Suite – ISE Design Suite产品页面上错误地列出了受支持的Zynq器件
1
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
LogiCORE IP SMPTE UHD-SDI – Vivado 2015.1工具及更高版本的发行说明和已知问题
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
Vivado Synthesis – Vivado Synthesis如何处理进口核心网表?
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
14.4 SDK – 程序FPGA按钮在Zynq项目中没有响应
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
14.4 – EDK – XPS – 如何使AXI Datamover的M_AXIS_MM2S和S_AXIS_S2MM总线接口在外部?
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
14.4 EDK,SDK – 使用硬Quad SPI在Zynq SoC上使用Xil ISF v3.0编译板支持包
3
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
在7系列GTZ中使用MGTZ_THERM_IN / OUT和MGTZ_SENSE_ *引脚
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Vivado中串行I / O调试的发行说明和已知问题
xilinx_wiki
6年前发布
26
0
0
xilinx_wiki
AXI_Interconnect – 将CORE Generator axi_interconnect_v1_06_a IP导入Vivado时出现“循环依赖”错误
1
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Vivado仿真器 – 如何在Vivado仿真器中生成用于功耗分析的.saif文件
xilinx_wiki
6年前发布
403
0
0
xilinx_wiki
Zynq-7000 SoC,寄存器 – TRM的寄存器更新列表。
xilinx_wiki
6年前发布
40
0
0
xilinx_wiki
Vivado综合 – 错误:[Synth 8-2442]非网络端口I_CLK不能是模式输入[“* .v”:*]
xilinx_wiki
6年前发布
190
0
0
xilinx_wiki
LogiCORE IP视频缩放器v7.00.a / v8.0 / v8.1 – 为什么即使我的帧大小有效,INTC_IF或中断寄存器也会发生EOL错误?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
ISE 14.3 – “错误:比特流:188 – 错误的时间戳”
xilinx_wiki
6年前发布
2
0
0
xilinx_wiki
14.2 PlanAhead – 严重警告:[Netlist 29-73]为属性'TYPE'指定的值'chipscope_ila_255x2048'不正确
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Virtex-7 FPGA GTH收发器 – 每个封装的电源分组
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Virtex-4Q – 为什么在执行回读操作时会看到额外的电流消耗?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
Vivado HLS 2012.x – 使用结构转换从64位内存读取和写入 – 示例
1
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
14.1 PlanAhead – 对于具有需要MIF文件的行为模型的内核,仿真操作失败:错误:无法打开文件‘initfile’(VHDL-1470)
xilinx_wiki
6年前发布
3
0
0
xilinx_wiki
14.3 PlanAhead – 从IP目录启动IP自定义GUI需要几秒钟
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
Zynq-7000 SoC OS – 构建Linux内核时出错
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
Zedboard – SDK – “运行xzynqresetstatus时出错:”在尝试“编程FPGA”时出现
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.3 EDK – 在XPS GUI中使用ZC706导入配置选项时与PS时钟相关的TCL错误
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
Zynq-7000电源 – MIO Bank 1电压选择是否应拉高至Vcco_MIO0或Vcco_MIO1?
xilinx_wiki
6年前发布
82
0
0
上一页
1
…
91
92
93
94
95
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则