首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
14.3 – 选择“清洁以前的项目设置”进行重新编程时,ChipScope会崩溃。
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
14.4 PlanAhead – SSN报告器不分析I2C IOSTANDARD引脚并报告部分分析:通过
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
14.x TIMING:BUFGMUX – 如何通过BUFGMUX传播所需的PERIOD约束?
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
v14.3 – EDK:AXI Datamover v3.00.a AXI重置端口未自动连接。结果警告:EDK:4180
xilinx_wiki
6年前发布
19
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.6 – 适用于ISE Design Suite 14.4和Vivado 2012.4的发行说明和已知问题
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
生成Tcl脚本不会生成使用Spartan 3A-DSP的编程文件
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
14.2 ChipScope IBERT – Virtex-7 – GTH – QPLL_REFCLK_DIV设置错误
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Zynq-7000电路板设计 – SRST和POR信号的排序
xilinx_wiki
6年前发布
75
0
0
xilinx_wiki
Vivado实施 – 如何在设计中报告SLL资源的使用情况?
xilinx_wiki
6年前发布
21
0
0
xilinx_wiki
PlanAhead – UCF文件中应用的CONFIG PROHIBIT约束不会显示在禁止的站点上
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Vivado时序 – 如何计算输出总线偏差并禁用包裹飞行时间?
xilinx_wiki
6年前发布
35
0
0
xilinx_wiki
只要在设计中实例化ICAP原语,即使安全级别= 1,Spartan-6 – 回读CRC(POST_CRC)仍然可以工作
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
Vivado约束 – 何时相对于我的项目约束处理IP核约束?
xilinx_wiki
6年前发布
15
0
0
xilinx_wiki
AXI VDMA – 我需要为此核心添加哪些时钟交叉限制?
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
许可 – “警告:[Vivado 15-2]在使用器件锁定许可证时未找到”实施“许可证
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
14.2 PlanAhead – 报告利用率按钮显示为详细设计
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
LogiCORE IP视频缩放器,软件驱动程序v4.01.a – 为什么SDK 14.3无法找到Video Scaler Driver v4.01.a?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
2013.x Vivado – 当安装路径包含unicode字符时,Vivado IDE无法打开
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Vivado时序 – 无约束的时钟网络负载信息似乎不一致
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
2012.2 Vivado – 更改'run'名称会导致:错误:[Common 17-48]找不到文件:… / project_1/project_1.data/runs/synth_2/synth_2.psg
1
xilinx_wiki
6年前发布
254
0
0
xilinx_wiki
LogiCORE IP视频缩放器v7.01.a – 如果我没有将它们连接到我的视频时钟,为什么我的s_axis_video_aclk和m_axis_video_aclk输入在XPS中接地?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
14.3 EDK – 我可以在PlanAhead和XPS中添加信号进行调试,并在ChipScope中观察结果吗?使用ChipScope分析PlanAhead和XPS信号的正确方法是什么?
1
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
BitGen – 如何使用.ll,.rbd和.msd文件确定从器件读回的寄存器值?
xilinx_wiki
6年前发布
26
0
0
xilinx_wiki
Zynq OS – 更新Linux器件树以反映XPS硬件系统
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Zynq-7000 SoC – PS DDR控制器
xilinx_wiki
6年前发布
53
0
0
xilinx_wiki
用于DSP 14.x的System Generator – 使用AXI4进行pcore生成时的共享FIFO输出数据宽度错误
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
3.6时钟向导 – v3.6时钟向导不记得我为CLK1,CLK2和CLK3输出定义的频率
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
14.7 MAP – 错误:包:2908 – I / O组件“oc192_1_rxd_p [4]”具有非法的IOSTANDARD
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
MicroBlaze处理器开发套件Spartan-3E 1600E版 – 已知问题和发行说明主答复记录
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
2012.3 Vivado HLS – 消息如何:“@W [SCHED-21]预计时钟周期超过目标”将被解释和解决?
xilinx_wiki
6年前发布
19
0
0
上一页
1
…
92
93
94
95
96
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则