首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 430
关注 124
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
LogiCORE IP DisplayPort v3.2 – DisplayPort的补丁更新
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
2012.4时间 – Artix-7基准目标参考设计违反设置
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
针对Zynq-7000 SoC的设计咨询,USB – ULPI接口要求输入保持时间为1 ns
xilinx_wiki
7年前发布
52
0
0
xilinx_wiki
警告:路由:436 – 路由器检测到不可路由的情况,其中BUFR驱动Virtex-6中的IDELAYCTRL
xilinx_wiki
7年前发布
15
0
0
xilinx_wiki
Vivado – 当我在具有韩语操作系统的Windows机器上打开Vivado时,JRE中会发生致命错误
xilinx_wiki
7年前发布
2
0
0
xilinx_wiki
Vivado 2012.x – Vivado Synthesis是否支持null范围?
xilinx_wiki
7年前发布
16
0
0
xilinx_wiki
Vivado 2012.x – Vivado综合 – Vivado Synthesis是否推断异步复位输出寄存器上的Block RAM?
xilinx_wiki
7年前发布
22
0
0
xilinx_wiki
Vivado 2012.x – Vivado综合 – Vivado Synthesis是否推断出大于二维的多维数组的块RAM?
xilinx_wiki
7年前发布
71
0
0
xilinx_wiki
Vivado 2012.x – 在打开FSM提取时,Vivado Synthesis如何处理状态机寄存器上的KEEP或DONT_TOUCH?
xilinx_wiki
7年前发布
34
0
0
xilinx_wiki
Vivado综合 – Vivado综合是否合并多个单独声明的寄存器并用作DSP48的输出寄存器总线?
xilinx_wiki
7年前发布
8
0
0
xilinx_wiki
14.x PlanAhead – (XAPP 589)“严重警告:[Shape Builder 18-146]无法为set vcxo_rloc构建RLOC形状……”
1
xilinx_wiki
7年前发布
11
0
0
xilinx_wiki
LogiCORE IP DisplayPort v3.2 – 为什么DisplayPort Sink IIC控制器在某些情况下通过AUX通道输入引入大量噪声时会保持SCL线路?
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
LogiCORE IP DisplayPort v3.2 – 为什么DisplayPort Source核心在复位后停止发送音频?
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
LogiCORE IP串行RapidIO Gen2 v1.6(ISE 14.4 / Vivado 2012.4) – 链路可能会在6.25Gbaud x2和6.25Gbaud x4核心配置上进行训练
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
Vivado 2012.x,Vivado综合 – 当在两个以上进程中以位片方式分配包含keep或syn_keep属性的多位寄存器时,Vivado Synthesis会生成多个驱动程序,或者总是阻塞语句
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
Artix-7 FPGA GTP收发器的设计咨询:量产芯片的RX复位序列要求
4
xilinx_wiki
7年前发布
259
0
0
xilinx_wiki
14.7 EDK GIC:驱动程序不支持zynq第二CPU(CPU1)的中断
xilinx_wiki
7年前发布
30
0
0
xilinx_wiki
14.x PlanAhead – “[Designutils 20-31]无法识别的符号PPS …”
xilinx_wiki
7年前发布
12
0
0
xilinx_wiki
Spartan-6 – 在ICAP上加载命令多长时间后CE可以被置为无效?
xilinx_wiki
7年前发布
14
0
0
xilinx_wiki
14.4为lwIP创建的SDK BSP Echo Server不包含lwip库
4
xilinx_wiki
7年前发布
107
0
0
xilinx_wiki
2012.x许可 – 需要关闭和重新打开Vivado才能找到新应用的许可证
xilinx_wiki
7年前发布
4
0
0
xilinx_wiki
LogiCORE IP视频屏幕显示(OSD) – 为什么启用GPU层时背景会变为另一种颜色?
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
Zynq-7000 SoC PS-DMA控制器 – 在已经存在刷新的情况下执行的任何DMAFLUSHP被合并并被忽略
xilinx_wiki
7年前发布
48
0
0
xilinx_wiki
2012.4速度文件 – 7VX485T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
9
0
0
xilinx_wiki
2012.4速度文件 – 7K480T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
2012.4速度文件 – 7K420T – 7系列GES -2器件的战术补丁
xilinx_wiki
7年前发布
55
0
0
xilinx_wiki
2012.4速度文件 – 7K410T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
10
0
0
xilinx_wiki
2012.4速度文件 – 7K325T – 7系列GES-2器件的战术补丁
xilinx_wiki
7年前发布
13
0
0
xilinx_wiki
14.3 FSBL – 为Zynq FSBL添加附加功能
xilinx_wiki
7年前发布
58
0
0
xilinx_wiki
14.4 – AXI4-Lite IPIF – C_S_AXI_MIN_SIZE参数进一步说明
xilinx_wiki
7年前发布
24
0
0
上一页
1
…
94
95
96
97
98
…
368
下一页
跳转
124人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
430
阅读
25.3W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则