首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 380
关注 109
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
Vivado – 后综合Vivado检查点(DCP)包含XDC约束的绝对路径
xilinx_wiki
6年前发布
28
0
0
xilinx_wiki
2012.4 Vivado – 将edif网表上的信号保存为mark_debug
xilinx_wiki
6年前发布
63
0
0
xilinx_wiki
Virtex-7生产XC7VX690T – 已知问题主答复记录
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
PlanAhead – [Designutils 20-71]找不到顶级模块库''
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
Virtex-7 690T(通用ES)CES9925,CES9910 – 已知问题主答复记录
xilinx_wiki
6年前发布
23
0
0
xilinx_wiki
Vivado时序 – 如何验证我的时序异常约束是否正确应用?
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
2012.4 Vivado-Simulation – XSIM波形窗口中记录的数组聚合显示不正确
xilinx_wiki
6年前发布
60
0
0
xilinx_wiki
Vivado仿真器(XSIM) – “仿真数据文件错误:XADC输入文件中没有有效的通道名称”
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
2013.x – VHDL Simprim库在哪里?
xilinx_wiki
6年前发布
24
0
0
xilinx_wiki
2013.4 AXI互连 – 当互连包括数据宽度转换器时,ID信号丢失
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
项目模式下的Vivado Synthesis日志文件与非项目模式
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
Vivado综合 – 由连续分配语句和电线声明引起的“严重警告:[Synth 8-3352]多驱动网络”
xilinx_wiki
6年前发布
255
1
0
xilinx_wiki
Vivado综合 – 错误:端口'din [a]'的实例数组中的[Synth 8-550]端口宽度不匹配
xilinx_wiki
6年前发布
39
0
0
xilinx_wiki
使用VHLS线性代数库的最小二乘解算器
xilinx_wiki
6年前发布
106
0
0
xilinx_wiki
2014.1 – IBERT – 设计失败并出现错误[放置30-642]放置有效性检查:无法找到合法放置
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
乘法器v12.0 – 使用核心生成的冗余文件
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
Vivado综合 – “错误:[Synth 8-517]”在'0'和'L'或'1'和'H'值都用于case语句时给出
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
QSGMII v3.2 – UltraScale – PHY模式 – 后综合仿真失败
xilinx_wiki
6年前发布
16
0
0
xilinx_wiki
2014.1 – HW_Tools – 错误:[Chipscope 16-215]此设计包含以下无法通过Vivado调试核心插入器系统升级的单元:xxxxx
xilinx_wiki
6年前发布
30
0
0
xilinx_wiki
Vivado综合 – 当较低级别层次结构中存在tricell时,即使使用“-flatten_hierarchy none”,子模块接口也会被修改。
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
Vivado综合 – 不推断FSM在哪里为状态寄存器分配信号(非常数)
xilinx_wiki
6年前发布
22
0
0
xilinx_wiki
2014.1许可 – Xilinx许可配置管理器(XLCM)未包含在Vivado 2014.1安装中。如何管理许可证?
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
Vivado Placer – [放置30-378]输入缓冲器的输入引脚与逻辑常量值非法连接
1
xilinx_wiki
6年前发布
78
0
0
xilinx_wiki
AXI互连 – 为什么AXI互连ID宽度为0?如何计算ID宽度?
xilinx_wiki
6年前发布
314
0
0
xilinx_wiki
Vivado – 启动综合或实现运行导致运行挂起排队状态
xilinx_wiki
6年前发布
76
0
0
xilinx_wiki
Spartan-6 ICAP组件切换限制违规
1
xilinx_wiki
6年前发布
13
0
0
xilinx_wiki
许可 – Vivado许可证管理器(VLM)需要很长时间才能加载可用的许可证
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
LogiCORE IP视频去隔行器v3.00.a,v4.0 – 为什么更改配置GUI中的基址和高地址对视频去隔行器核心没有影响?
xilinx_wiki
6年前发布
36
0
0
xilinx_wiki
许可 – Vivado许可证管理器(VLM)不显示在%HOMEDRIVE%\中找到的许可证.Xilinx
xilinx_wiki
6年前发布
14
0
0
xilinx_wiki
10千兆以太网MAC v13.0 – 校正TX统计中的超大帧数
xilinx_wiki
6年前发布
1
0
0
上一页
1
…
97
98
99
100
101
…
367
下一页
跳转
109人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
380
阅读
22.5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则