首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
Cryingcat
基于JESD204B的LMK04826时钟芯片开发笔记
44
Cryingcat
5年前发布
494
0
1
sub
在不知道原时钟频率情况下，PLL后出来的时钟是无效的吗？
1
sub
5年前发布
139
4
0
inner
【分享】一个FPGA实现sobel边缘检测的例子(含matlab和verilog源码)
3
inner
6个月前回复
101
2
0
Cryingcat
请教FPGA的SDRAM做图像处理，想要取出相邻两帧的图像该怎么办？
Cryingcat
5年前发布
94
1
0
丫头
请教如何用FPGA实现虚拟电机
1
丫头
5年前发布
79
4
0
火华
请教分数傅里叶变换的fpga实现
火华
5年前发布
125
6
0
chipdebug
【转】应届生面试数字电路设计/FPGA开发工程师岗位总结—— 看得我啼笑皆非
chipdebug
5年前发布
158
1
0
chipdebug
verilog 独热码状态机
chipdebug
5年前发布
514
4
0
bless_l
在FPGA高速AD采集设计中的PCB布线解决方案浅析
10
bless_l
5年前发布
122
1
1
chipdebug
基于FPGA实现IIC 协议读写 EEPROM
15
chipdebug
5年前发布
118
0
0
chipdebug
【转】基于FPGA实现数字图像的镜像，含matlab源码和FPGA源码
5
chipdebug
5年前发布
120
1
0
chipdebug
FPGA实现SCCB协议和IIC协议
chipdebug
5年前发布
66
0
0
chipdebug
FPGA 读写 sdram文档整理
15
chipdebug
5年前发布
47
0
0
chipdebug
axi4-lite verilog源码以及注释
chipdebug
5年前发布
161
0
0
chipdebug
FPGA 经典五级流水线产生的冒险和和解决方案
1
chipdebug
5年前发布
152
0
0
chipdebug
精
FPGA verilog 有符号数和无符号数运算的位扩展
chipdebug
5年前发布
1101
0
1
chipdebug
FPGA为什么比CPU/ARM快
chipdebug
5年前发布
65
0
0
chipdebug
获得这些小技巧，将FPGA设计水平提高一个台阶
chipdebug
5年前发布
132
1
0
chipdebug
FPGA同步复位和异步复位，您真搞明白了吗？
2
chipdebug
5年前发布
41
0
0
chipdebug
【转】不要verilog HDL设计中生成本地时钟和复位信号
chipdebug
5年前发布
237
0
0
chipdebug
【转】跨时钟域问题学习笔记
5
chipdebug
5年前发布
184
0
0
chipdebug
【转载】如何将VHDL转化为Verilog以及进行VHDL和verilog的混合仿真
1
chipdebug
5年前发布
144
0
0
EIUV
如何实现AMBA AXI互联结构的N-1互联模式
EIUV
5年前发布
95
1
0
hongting
【转载】什么是良好的Verilog代码风格？
hongting
5年前发布
110
0
0
chipdebug
[通知]本站将在30天内关闭免费注册,只有登陆用户可以查看答案，30天内一贴未发的已注册帐户将被清理!
chipdebug
5年前发布
40
0
0
太
新想入FPGA的坑，询问下各位大神FPGA的XC3S250E 用的多还是EP4CE15 用的多？
太
5年前发布
130
3
0
城南花开
基于fpga的可重构仪器
城南花开
5年前发布
82
3
0
mike660102
有用FPGA实现TCP协议栈，支持子网掩码等，支持三层交换的大神吗？
mike660102
5年前发布
105
3
0
零度随想
quartus II 13.0 怎么打开引脚分配列表？
零度随想
5年前发布
120
1
0
LuckyHH
ddr3控制器的动态ODT功能是什么意思？
LuckyHH
6年前发布
51
0
0
上一页
1
…
16
17
18
19
20
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
