首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
FPGA常见问题
帖子 610
互动 399
关注 53
FPGA常见问题，如仿真，时序，设计思路等。
2名版主
发布
全部
最新发布
最新回复
热门
精华
ipqsn
FPGA如何锁定三个异步时钟（时钟频率相同）的相位关系吗?
ipqsn
6年前发布
94
2
0
ipqsn
请问FPGA的fifo可以设置下降沿写数据吗？
ipqsn
6年前发布
108
1
0
ipqsn
在generate里用for循环例化module，仿真时这个module在哪个路径下可以找到？
ipqsn
6年前发布
95
1
0
ipqsn
有个问题请教各位。如果我的PLL的输出和输入频率相同，能够保证两个时钟的相位一致吗？
ipqsn
6年前发布
108
2
0
ipqsn
请问大伙100MB nand flash FPGA读写，有方案推荐没？
ipqsn
6年前发布
59
1
0
ipqsn
有人遇到过modelsim，运行一段时间，就自动闪没了的情况吗？
1
ipqsn
6年前发布
162
1
0
ipqsn
咨询一个RAM的读时序问题
1
ipqsn
6年前发布
34
0
0
52fpga
请教个基本的时序约束问题
1
52fpga
6年前发布
76
2
0
52fpga
电路板一上电，电流有时比较大不能工作，关闭重启后电流就正常能够正常工作，想请教一下大家，这主要是由什么造成的？
52fpga
6年前发布
60
1
0
52fpga
这里有谁写过 DMA 的 verilog 代码 ？
52fpga
6年前发布
84
1
0
52fpga
MIPI CSI电平是1.2V，FPGA bank 1.8V电平，可以直接相连吗？
52fpga
6年前发布
116
1
0
52fpga
verilog怎样用移位实现不是二的次方的除法?
52fpga
6年前发布
157
1
0
52fpga
请教一个问题，在VHDL这个进程中这两个语句是顺序执行的吗?
1
52fpga
6年前发布
163
2
0
52fpga
请教兄弟们，FPGA里的pmos/nmos/cmos等用什么综合?
52fpga
6年前发布
61
1
0
52fpga
两个信号，频率比 X1/X2=N 相位差为X , 几个周期后同，起始相位相同？
52fpga
6年前发布
33
0
0
52fpga
有没有人去过FPGA培训，都有些什么机构，哪个机构学的比较好？
52fpga
6年前发布
39
0
0
52fpga
各位大神推荐一下，对于新手ic设计，推荐综合方面的书？
52fpga
2年前回复
112
2
0
52fpga
modelsim在simulate的时候没有反应一直显示在load怎么办？
52fpga
6年前发布
140
0
0
52fpga
verilog中的{2{ delay_pipline_1[17]}}这句话是什么意思？
1
52fpga
6年前发布
125
2
0
52fpga
大神有没有I2Cmaster代码，可以共享一下吗？
52fpga
6年前发布
75
1
0
wuzhihua2
请问FPGA设计里的Clock-to-Pad的时序分析有啥意义？
1
wuzhihua2
6年前发布
133
0
0
popomao
请教用FPGA做图像缩放，锯齿该怎么消除？
popomao
7年前发布
179
9
1
yinhk
sdi走serdes的话，传到serdes的参考时钟要随着SD,HD，3G不同的分辨率而改变么？
yinhk
7年前发布
74
1
0
yinhk
1路mipi csi tx 可以传2路视频吗？
yinhk
7年前发布
165
2
0
yinhk
谁在FPGA上实现过浮点运算？或者有资料共享下，谢谢！
yinhk
7年前发布
80
1
0
yinhk
hdl coder靠谱吗?有人真的在FPGA项目使用它吗？
yinhk
7年前发布
111
1
0
yinhk
双口block ram的读时钟毛刺可能引起block ram里的数据突变么?
yinhk
7年前发布
74
1
0
yinhk
VHDL中常量语句加个positive啥意思
yinhk
7年前发布
129
1
0
yinhk
外部时钟不经过锁相环就不能直接用吗?
yinhk
7年前发布
49
1
0
ii1397
always @(posedge clk or posedge clr);这个clk和clr是不是必须同步的上升沿信号？
ii1397
7年前发布
504
4
0
上一页
1
…
18
19
20
21
下一页
跳转
53人已关注
分享
FPGA常见问题
FPGA常见问题，如仿真，时序，设计思路等。
发布
关注
帖子
610
互动
399
阅读
5W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
本站无广告也无付费项目，如发现帐号发垃圾帖或评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
