FPGA常见问题社区-FPGA常见问题版块-FPGA CPLD-ChipDebug
FPGA常见问题-ChipDebug
分享
FPGA CPLD

FPGA常见问题

帖子 614互动 416关注 54
FPGA常见问题，如仿真，时序，设计思路等。
FPGA常见问题-ChipDebug
chipdebug的头像-ChipDebuginner的头像-ChipDebug2名版主发布
forkwave的头像-ChipDebugforkwave等级-LV2-ChipDebug

Verilog：parameter、localparam的区别和用法

forkwave等级-LV2-ChipDebug2年前发布
3900
sigstar的头像-ChipDebugsigstar等级-LV1-ChipDebug

FPGA：逻辑函数的代数法化简3

sigstar等级-LV1-ChipDebug2年前发布
400
sigstar的头像-ChipDebugsigstar等级-LV1-ChipDebug

FPGA开发：DTHT11温湿度模块底层驱动编写3

sigstar等级-LV1-ChipDebug2年前发布
800
Charlie_Jade的头像-ChipDebugCharlie_Jade等级-LV1-ChipDebug

Vivado里如何手动调整编译顺序3

Charlie_Jade等级-LV1-ChipDebug2年前发布
31300
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（1）—-什么是时序分析？什么是时序约束？什么又是时序收敛？6

kikong等级-LV1-ChipDebug2年前发布
3601
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（2）—-基础概念（上）5

kikong等级-LV1-ChipDebug2年前发布
1800
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？9

kikong等级-LV1-ChipDebug2年前发布
1900
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（3）—-基础概念（下）7

kikong等级-LV1-ChipDebug2年前发布
1800
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

Verilog语法之`define、`undef

kikong等级-LV1-ChipDebug2年前发布
3500
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（4）—-主时钟约束13

kikong等级-LV1-ChipDebug2年前发布
1300
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（5）—-衍生时钟约束16

kikong等级-LV1-ChipDebug2年前发布
3600
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

FPGA时序优化技术之重定时（Retiming）5

kikong等级-LV1-ChipDebug2年前发布
2200
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（6）—-如何读懂vivado下的时序报告？12

kikong等级-LV1-ChipDebug2年前发布
8500
kikong的头像-ChipDebugkikong等级-LV1-ChipDebug

基于Xlinx的时序分析与约束（8）—-关于时序路径、时钟悲观度和建立时间/保持时间的一些问题22

kikong等级-LV1-ChipDebug2年前发布
1600
starkwang的头像-ChipDebugstarkwang等级-LV1-ChipDebug

时序收敛技巧之寄存器复制11

starkwang等级-LV1-ChipDebug2年前发布
1300
Mr_taotie的头像-ChipDebugMr_taotie等级-LV1-ChipDebug

FPGA与数字IC求职知识准备 – 数字电路知识总结8

Mr_taotie等级-LV1-ChipDebug2年前发布
600
Cryingcat的头像-ChipDebugCryingcat徽章-元老玩家-ChipDebug等级-LV2-ChipDebug

Fsm 有限状态机 实现串口3

Cryingcat徽章-元老玩家-ChipDebug等级-LV2-ChipDebug2年前发布
300
jenmyliu的头像-ChipDebugjenmyliu徽章-人气佳作-ChipDebug等级-LV1-ChipDebug

iverilog工具的使用6

jenmyliu徽章-人气佳作-ChipDebug等级-LV1-ChipDebug2年前发布
2700
Asd528099的头像-ChipDebugAsd528099等级-LV1-ChipDebug

Verilog：图形和Verilog混合输入的电路设计5

Asd528099等级-LV1-ChipDebug2年前发布
1300
lailailee的头像-ChipDebuglailailee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

基于FPGA的PCF8591的DAC（I2C）功能驱动4

lailailee徽章-资深玩家-ChipDebug等级-LV1-ChipDebug2年前发布
3401
Zack的头像-ChipDebugZack徽章-资深玩家-ChipDebug等级-LV1-ChipDebug

FPGA：逻辑运算及逻辑门34

Zack徽章-资深玩家-ChipDebug等级-LV1-ChipDebug2年前发布
1400
LuckyHH的头像-ChipDebugLuckyHH等级-LV1-ChipDebug

Hold Time违例，该如何解决3

LuckyHH等级-LV1-ChipDebug2年前发布
2700
brianway的头像-ChipDebugbrianway等级-LV1-ChipDebug

FPGA笔记 | 什么是状态机1

brianway等级-LV1-ChipDebug2年前发布
2100
weakish的头像-ChipDebugweakish等级-LV1-ChipDebug

FPGA：逻辑代数的基本公式和规则2

weakish等级-LV1-ChipDebug2年前发布
400
liximomo的头像-ChipDebugliximomo等级-LV1-ChipDebug

FPGA：数字电路简介1

liximomo等级-LV1-ChipDebug2年前发布
700
inner的头像-ChipDebuginner徽章-人气大使-ChipDebug等级-LV2-ChipDebug

使用VS code的TerosHDL插件完成对verilog代码的排版3

inner徽章-人气大使-ChipDebug等级-LV2-ChipDebug2年前发布
17400
luozz的头像-ChipDebugluozz等级-LV1-ChipDebug

FPGA自动仿真的tcl脚本分享

luozz等级-LV1-ChipDebug2年前发布
600
ipqsn的头像-ChipDebugipqsn等级-LV1-ChipDebug

Modelsim的仿真之路（基础仿真流程）34

ipqsn等级-LV1-ChipDebug2年前发布
800
ipqsn的头像-ChipDebugipqsn等级-LV1-ChipDebug

Modelsim的仿真之路（仿真工程的使用）26

ipqsn等级-LV1-ChipDebug2年前发布
800
ipqsn的头像-ChipDebugipqsn等级-LV1-ChipDebug

Modelsim的仿真之路（开始搞“波形”啦~）23

ipqsn等级-LV1-ChipDebug2年前发布
3200
123456…21跳转

分享
FPGA常见问题-ChipDebug

FPGA常见问题

FPGA常见问题，如仿真，时序，设计思路等。
发布
帖子
614
互动
416
阅读
5.4W+
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享

最新的帖子

在手机上浏览此页面